Design subhierarchy
dashboard | hierarchy | modlist | groups | tests | asserts

Go up
NAMESCORELINECONDTOGGLEFSMBRANCHASSERT
u_alert_test_fatal_fault_err 100.00 100.00
u_alert_test_recov_operation_err 100.00 100.00
u_attest_sw_binding_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_attest_sw_binding_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_attest_sw_binding_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_attest_sw_binding_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_attest_sw_binding_4 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_attest_sw_binding_5 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_attest_sw_binding_6 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_attest_sw_binding_7 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_cfg_regwen 100.00 100.00
u_chk 100.00 100.00 100.00 100.00
u_chk 100.00 100.00
u_tlul_data_integ_dec 100.00 100.00 100.00
u_data_chk 100.00 100.00
u_control_shadowed_cdi_sel 99.55 100.00 98.21 100.00 100.00
committed_reg 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
shadow_reg 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
staged_reg 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_control_shadowed_dest_sel 99.55 100.00 98.21 100.00 100.00
committed_reg 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
shadow_reg 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
staged_reg 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_control_shadowed_operation 99.55 100.00 98.21 100.00 100.00
committed_reg 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
shadow_reg 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
staged_reg 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_debug_invalid_creator_seed 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_debug_invalid_dev_id 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_debug_invalid_digest 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_debug_invalid_health_state 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_debug_invalid_key 97.22 100.00 91.67 100.00
wr_en_data_arb 95.00 100.00 90.00
u_debug_invalid_key_version 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_debug_invalid_owner_seed 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_err_code_invalid_kmac_input 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_err_code_invalid_op 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_err_code_invalid_shadow_update 97.22 100.00 91.67 100.00
wr_en_data_arb 95.00 100.00 90.00
u_fault_status_cmd 96.30 88.89 100.00 100.00
wr_en_data_arb 50.00 50.00
u_fault_status_ctrl_fsm_chk 96.30 88.89 100.00 100.00
wr_en_data_arb 50.00 50.00
u_fault_status_ctrl_fsm_cnt 96.30 88.89 100.00 100.00
wr_en_data_arb 50.00 50.00
u_fault_status_ctrl_fsm_intg 96.30 88.89 100.00 100.00
wr_en_data_arb 50.00 50.00
u_fault_status_key_ecc 96.30 88.89 100.00 100.00
wr_en_data_arb 50.00 50.00
u_fault_status_kmac_done 96.30 88.89 100.00 100.00
wr_en_data_arb 50.00 50.00
u_fault_status_kmac_fsm 96.30 88.89 100.00 100.00
wr_en_data_arb 50.00 50.00
u_fault_status_kmac_op 96.30 88.89 100.00 100.00
wr_en_data_arb 50.00 50.00
u_fault_status_kmac_out 62.59 77.78 50.00 60.00
wr_en_data_arb 50.00 50.00
u_fault_status_regfile_intg 96.30 88.89 100.00 100.00
wr_en_data_arb 50.00 50.00
u_fault_status_reseed_cnt 96.30 88.89 100.00 100.00
wr_en_data_arb 50.00 50.00
u_fault_status_shadow 96.30 88.89 100.00 100.00
wr_en_data_arb 50.00 50.00
u_fault_status_side_ctrl_fsm 96.30 88.89 100.00 100.00
wr_en_data_arb 50.00 50.00
u_fault_status_side_ctrl_sel 96.30 88.89 100.00 100.00
wr_en_data_arb 50.00 50.00
u_intr_enable 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_intr_state 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_intr_test 100.00 100.00
u_key_version 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_max_creator_key_ver_regwen 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_max_creator_key_ver_shadowed 99.55 100.00 98.21 100.00 100.00
committed_reg 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
shadow_reg 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
staged_reg 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_max_owner_int_key_ver_regwen 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_max_owner_int_key_ver_shadowed 99.55 100.00 98.21 100.00 100.00
committed_reg 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
shadow_reg 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
staged_reg 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_max_owner_key_ver_regwen 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_max_owner_key_ver_shadowed 99.55 100.00 98.21 100.00 100.00
committed_reg 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
shadow_reg 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
staged_reg 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_op_status 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_prim_reg_we_check 100.00 100.00 100.00
u_prim_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
u_prim_onehot_check 100.00 100.00
u_reg_if 98.69 97.14 97.62 100.00 100.00
u_err 100.00 100.00 100.00 100.00 100.00
u_rsp_intg_gen 83.33 66.67 100.00
u_reseed_interval_regwen 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_reseed_interval_shadowed 99.55 100.00 98.21 100.00 100.00
committed_reg 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
shadow_reg 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
staged_reg 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_rsp_intg_gen 100.00 100.00 100.00
gen_data_intg.u_tlul_data_integ_enc 100.00 100.00
u_data_gen 100.00 100.00
gen_rsp_intg.u_rsp_gen 100.00 100.00
u_salt_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_salt_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_salt_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_salt_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_salt_4 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_salt_5 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_salt_6 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_salt_7 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_sealing_sw_binding_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_sealing_sw_binding_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_sealing_sw_binding_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_sealing_sw_binding_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_sealing_sw_binding_4 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_sealing_sw_binding_5 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_sealing_sw_binding_6 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_sealing_sw_binding_7 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_sideload_clear 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_start 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_sw_binding_regwen 100.00 100.00
u_sw_share0_output_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_sw_share0_output_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_sw_share0_output_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_sw_share0_output_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_sw_share0_output_4 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_sw_share0_output_5 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_sw_share0_output_6 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_sw_share0_output_7 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_sw_share1_output_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_sw_share1_output_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_sw_share1_output_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_sw_share1_output_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_sw_share1_output_4 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_sw_share1_output_5 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_sw_share1_output_6 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_sw_share1_output_7 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_working_state 62.59 77.78 50.00 60.00
wr_en_data_arb 50.00 50.00
0% 10% 20% 30% 40% 50% 60% 70% 80% 90% 100%