Assertions
dashboard | hierarchy | modlist | groups | tests | asserts

Assertions by Category
ASSERTPROPERTIESSEQUENCES
Total487010
Category 0487010


Assertions by Severity
ASSERTPROPERTIESSEQUENCES
Total487010
Severity 0487010


Summary for Assertions
NUMBERPERCENT
Total Number487100.00
Uncovered346.98
Success45393.02
Failure00.00
Incomplete102.05
Without Attempts00.00


Summary for Cover Sequences
NUMBERPERCENT
Total Number10100.00
Uncovered880.00
All Matches220.00
First Matches220.00


Detail Report for Assertions

Assertions Uncovered:
ASSERTIONSCATEGORYSEVERITYATTEMPTSREAL SUCCESSESFAILURESINCOMPLETESRC
tb.dut.sysrst_ctrl_csr_assert.intr_enable_rd_A 003871954000
tb.dut.sysrst_ctrl_csr_assert.pin_out_ctl_rd_A 003871954000
tb.dut.sysrst_ctrl_csr_assert.pin_out_value_rd_A 003871954000
tb.dut.sysrst_ctrl_csr_assert.ulp_ctl_rd_A 003871954000
tb.dut.u_reg.u_aon_tgl.SyncReqAckHoldReq 00320614000
tb.dut.u_reg.u_auto_block_debounce_ctl_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_auto_block_out_ctl_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_com_det_ctl_0_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_com_det_ctl_1_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_com_det_ctl_2_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_com_det_ctl_3_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_com_out_ctl_0_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_com_out_ctl_1_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_com_out_ctl_2_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_com_out_ctl_3_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_com_sel_ctl_0_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_com_sel_ctl_1_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_com_sel_ctl_2_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_com_sel_ctl_3_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_combo_intr_status_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_ec_rst_ctl_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_key_intr_ctl_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_key_intr_debounce_ctl_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_key_intr_status_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_key_invert_ctl_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_pin_allowed_ctl_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_pin_out_ctl_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_pin_out_value_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_ulp_ac_debounce_ctl_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_ulp_ctl_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_ulp_lid_debounce_ctl_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_ulp_pwrb_debounce_ctl_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_ulp_status_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000
tb.dut.u_reg.u_wkup_status_cdc.u_prim_sync.SyncReqAckHoldReq 0055421746000

Assertions Success:
ASSERTIONSCATEGORYSEVERITYATTEMPTSREAL SUCCESSESFAILURESINCOMPLETESRC
tb.dut.AlertKnownO_A 003871954385689000
tb.dut.BatOEnKnown 003871954385689000
tb.dut.BatOKnown 003871954385689000
tb.dut.ECRSTOEnKnown 003871954385689000
tb.dut.ECRSTOKnown 003871954385689000
tb.dut.FlashWpOEnKnown 003871954385689000
tb.dut.FlashWpOKnown 003871954385689000
tb.dut.IntrSysRstCtrlOKnown 003871954385689000
tb.dut.Key0OEnKnown 003871954385689000
tb.dut.Key0OKnown 003871954385689000
tb.dut.Key1OEnKnown 003871954385689000
tb.dut.Key1OKnown 003871954385689000
tb.dut.Key2OEnKnown 003871954385689000
tb.dut.Key2OKnown 003871954385689000
tb.dut.OTRstOKnown 003871954385689000
tb.dut.OTWkOKnown 003871954385689000
tb.dut.PwrbOEnKnown 003871954385689000
tb.dut.PwrbOKnown 003871954385689000
tb.dut.TlOAReadyKnown 003871954385689000
tb.dut.TlODValidKnown 003871954385689000
tb.dut.Z3WakeupOEnKnown 003871954385689000
tb.dut.Z3WwakupOKnown 003871954385689000
tb.dut.tlul_assert_device.aKnown_A 00387195479500300
tb.dut.tlul_assert_device.aKnown_AKnownEnable 003871954385689000
tb.dut.tlul_assert_device.aReadyKnown_A 003871954385689000
tb.dut.tlul_assert_device.dKnown_A 0038719541337500
tb.dut.tlul_assert_device.dKnown_AKnownEnable 003871954385689000
tb.dut.tlul_assert_device.dReadyKnown_A 003871954385689000
tb.dut.tlul_assert_device.gen_assert_final[0].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[100].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[101].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[102].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[103].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[104].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[105].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[106].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[107].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[108].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[109].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[10].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[110].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[111].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[112].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[113].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[114].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[115].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[116].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[117].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[118].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[119].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[11].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[120].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[121].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[122].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[123].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[124].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[125].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[126].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[127].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[128].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[129].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[12].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[130].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[131].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[132].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[133].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[134].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[135].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[136].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[137].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[138].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[139].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[13].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[140].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[141].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[142].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[143].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[144].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[145].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[146].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[147].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[148].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[149].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[14].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[150].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[151].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[152].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[153].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[154].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[155].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[156].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[157].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[158].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[159].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[15].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[160].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[161].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[162].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[163].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[164].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[165].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[166].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[167].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[168].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[169].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[16].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[170].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[171].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[172].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[173].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[174].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[175].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[176].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[177].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[178].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[179].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[17].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[180].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[181].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[182].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[183].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[184].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[185].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[186].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[187].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[188].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[189].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[18].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[190].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[191].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[192].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[193].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[194].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[195].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[196].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[197].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[198].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[199].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[19].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[1].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[200].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[201].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[202].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[203].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[204].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[205].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[206].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[207].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[208].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[209].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[20].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[210].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[211].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[212].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[213].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[214].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[215].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[216].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[217].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[218].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[219].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[21].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[220].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[221].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[222].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[223].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[224].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[225].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[226].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[227].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[228].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[229].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[22].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[230].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[231].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[232].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[233].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[234].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[235].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[236].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[237].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[238].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[239].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[23].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[240].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[241].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[242].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[243].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[244].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[245].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[246].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[247].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[248].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[249].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[24].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[250].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[251].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[252].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[253].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[254].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[255].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[25].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[26].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[27].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[28].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[29].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[2].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[30].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[31].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[32].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[33].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[34].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[35].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[36].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[37].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[38].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[39].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[3].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[40].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[41].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[42].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[43].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[44].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[45].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[46].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[47].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[48].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[49].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[4].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[50].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[51].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[52].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[53].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[54].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[55].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[56].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[57].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[58].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[59].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[5].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[60].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[61].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[62].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[63].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[64].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[65].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[66].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[67].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[68].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[69].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[6].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[70].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[71].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[72].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[73].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[74].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[75].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[76].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[77].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[78].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[79].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[7].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[80].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[81].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[82].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[83].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[84].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[85].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[86].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[87].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[88].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[89].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[8].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[90].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[91].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[92].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[93].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[94].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[95].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[96].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[97].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[98].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[99].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_assert_final[9].noOutstandingReqsAtEndOfSim_A 0020020000
tb.dut.tlul_assert_device.gen_device.aDataKnown_M 003872090410000
tb.dut.tlul_assert_device.gen_device.addrSizeAligned_M 00387209079500300
tb.dut.tlul_assert_device.gen_device.contigMask_M 00387209079287400
tb.dut.tlul_assert_device.gen_device.dDataKnown_A 003872090540900
tb.dut.tlul_assert_device.gen_device.legalAOpcode_M 00387209079500300
tb.dut.tlul_assert_device.gen_device.legalAParam_M 00387209079500300
tb.dut.tlul_assert_device.gen_device.legalDParam_A 0038720901337500
tb.dut.tlul_assert_device.gen_device.pendingReqPerSrc_M 00387209079500300
tb.dut.tlul_assert_device.gen_device.respMustHaveReq_A 0038720901337500
tb.dut.tlul_assert_device.gen_device.respOpcode_A 0038720901337500
tb.dut.tlul_assert_device.gen_device.respSzEqReqSz_A 0038720901337500
tb.dut.tlul_assert_device.gen_device.sizeGTEMask_M 00387209079500300
tb.dut.tlul_assert_device.gen_device.sizeMatchesMask_M 00387209079500300
tb.dut.tlul_assert_device.p_dbw.TlDbw_A 0020020000
tb.dut.u_reg.en2addrHit 00554217467975500
tb.dut.u_reg.reAfterRv 00554217467975100
tb.dut.u_reg.rePulse 00554217464595200
tb.dut.u_reg.u_aon_tgl.SyncReqAckAckNeedsReq 00554217461475800
tb.dut.u_reg.u_auto_block_debounce_ctl_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_auto_block_debounce_ctl_cdc.HungHandShake_A 005542174687100
tb.dut.u_reg.u_auto_block_debounce_ctl_cdc.ReqTimeout_A 0032061487100
tb.dut.u_reg.u_auto_block_debounce_ctl_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_auto_block_debounce_ctl_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061487100
tb.dut.u_reg.u_auto_block_out_ctl_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_auto_block_out_ctl_cdc.HungHandShake_A 005542174688100
tb.dut.u_reg.u_auto_block_out_ctl_cdc.ReqTimeout_A 0032061488100
tb.dut.u_reg.u_auto_block_out_ctl_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_auto_block_out_ctl_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061488100
tb.dut.u_reg.u_chk.PayLoadWidthCheck 0036536500
tb.dut.u_reg.u_com_det_ctl_0_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_com_det_ctl_0_cdc.HungHandShake_A 005542174686000
tb.dut.u_reg.u_com_det_ctl_0_cdc.ReqTimeout_A 0032061486000
tb.dut.u_reg.u_com_det_ctl_0_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_com_det_ctl_0_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061486000
tb.dut.u_reg.u_com_det_ctl_1_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_com_det_ctl_1_cdc.HungHandShake_A 005542174685500
tb.dut.u_reg.u_com_det_ctl_1_cdc.ReqTimeout_A 0032061485500
tb.dut.u_reg.u_com_det_ctl_1_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_com_det_ctl_1_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061485500
tb.dut.u_reg.u_com_det_ctl_2_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_com_det_ctl_2_cdc.HungHandShake_A 005542174688800
tb.dut.u_reg.u_com_det_ctl_2_cdc.ReqTimeout_A 0032061488800
tb.dut.u_reg.u_com_det_ctl_2_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_com_det_ctl_2_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061488800
tb.dut.u_reg.u_com_det_ctl_3_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_com_det_ctl_3_cdc.HungHandShake_A 005542174686401
tb.dut.u_reg.u_com_det_ctl_3_cdc.ReqTimeout_A 0032061486401
tb.dut.u_reg.u_com_det_ctl_3_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_com_det_ctl_3_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061486400
tb.dut.u_reg.u_com_out_ctl_0_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_com_out_ctl_0_cdc.HungHandShake_A 005542174687200
tb.dut.u_reg.u_com_out_ctl_0_cdc.ReqTimeout_A 0032061487200
tb.dut.u_reg.u_com_out_ctl_0_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_com_out_ctl_0_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061487200
tb.dut.u_reg.u_com_out_ctl_1_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_com_out_ctl_1_cdc.HungHandShake_A 005542174688300
tb.dut.u_reg.u_com_out_ctl_1_cdc.ReqTimeout_A 0032061488300
tb.dut.u_reg.u_com_out_ctl_1_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_com_out_ctl_1_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061488300
tb.dut.u_reg.u_com_out_ctl_2_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_com_out_ctl_2_cdc.HungHandShake_A 005542174687900
tb.dut.u_reg.u_com_out_ctl_2_cdc.ReqTimeout_A 0032061487900
tb.dut.u_reg.u_com_out_ctl_2_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_com_out_ctl_2_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061487900
tb.dut.u_reg.u_com_out_ctl_3_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_com_out_ctl_3_cdc.HungHandShake_A 005542174691700
tb.dut.u_reg.u_com_out_ctl_3_cdc.ReqTimeout_A 0032061491700
tb.dut.u_reg.u_com_out_ctl_3_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_com_out_ctl_3_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061491700
tb.dut.u_reg.u_com_sel_ctl_0_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_com_sel_ctl_0_cdc.HungHandShake_A 005542174690200
tb.dut.u_reg.u_com_sel_ctl_0_cdc.ReqTimeout_A 0032061490200
tb.dut.u_reg.u_com_sel_ctl_0_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_com_sel_ctl_0_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061490200
tb.dut.u_reg.u_com_sel_ctl_1_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_com_sel_ctl_1_cdc.HungHandShake_A 005542174688300
tb.dut.u_reg.u_com_sel_ctl_1_cdc.ReqTimeout_A 0032061488300
tb.dut.u_reg.u_com_sel_ctl_1_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_com_sel_ctl_1_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061488300
tb.dut.u_reg.u_com_sel_ctl_2_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_com_sel_ctl_2_cdc.HungHandShake_A 005542174688500
tb.dut.u_reg.u_com_sel_ctl_2_cdc.ReqTimeout_A 0032061488500
tb.dut.u_reg.u_com_sel_ctl_2_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_com_sel_ctl_2_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061488500
tb.dut.u_reg.u_com_sel_ctl_3_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_com_sel_ctl_3_cdc.HungHandShake_A 005542174685300
tb.dut.u_reg.u_com_sel_ctl_3_cdc.ReqTimeout_A 0032061485300
tb.dut.u_reg.u_com_sel_ctl_3_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_com_sel_ctl_3_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061485300
tb.dut.u_reg.u_combo_intr_status_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_combo_intr_status_cdc.HungHandShake_A 005542174649001
tb.dut.u_reg.u_combo_intr_status_cdc.ReqTimeout_A 0032061449001
tb.dut.u_reg.u_combo_intr_status_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_combo_intr_status_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061449000
tb.dut.u_reg.u_ec_rst_ctl_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_ec_rst_ctl_cdc.HungHandShake_A 005542174685201
tb.dut.u_reg.u_ec_rst_ctl_cdc.ReqTimeout_A 0032061485201
tb.dut.u_reg.u_ec_rst_ctl_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_ec_rst_ctl_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061485200
tb.dut.u_reg.u_key_intr_ctl_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_key_intr_ctl_cdc.HungHandShake_A 005542174686400
tb.dut.u_reg.u_key_intr_ctl_cdc.ReqTimeout_A 0032061486400
tb.dut.u_reg.u_key_intr_ctl_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_key_intr_ctl_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061486400
tb.dut.u_reg.u_key_intr_debounce_ctl_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_key_intr_debounce_ctl_cdc.HungHandShake_A 005542174689200
tb.dut.u_reg.u_key_intr_debounce_ctl_cdc.ReqTimeout_A 0032061489200
tb.dut.u_reg.u_key_intr_debounce_ctl_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_key_intr_debounce_ctl_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061489200
tb.dut.u_reg.u_key_intr_status_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_key_intr_status_cdc.HungHandShake_A 005542174652000
tb.dut.u_reg.u_key_intr_status_cdc.ReqTimeout_A 0032061452000
tb.dut.u_reg.u_key_intr_status_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_key_intr_status_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061452000
tb.dut.u_reg.u_key_invert_ctl_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_key_invert_ctl_cdc.HungHandShake_A 0055421746189500
tb.dut.u_reg.u_key_invert_ctl_cdc.ReqTimeout_A 00320614189500
tb.dut.u_reg.u_key_invert_ctl_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_key_invert_ctl_cdc.u_prim_sync.SyncReqAckAckNeedsReq 00320614189500
tb.dut.u_reg.u_pin_allowed_ctl_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_pin_allowed_ctl_cdc.HungHandShake_A 0055421746190901
tb.dut.u_reg.u_pin_allowed_ctl_cdc.ReqTimeout_A 00320614190901
tb.dut.u_reg.u_pin_allowed_ctl_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_pin_allowed_ctl_cdc.u_prim_sync.SyncReqAckAckNeedsReq 00320614190900
tb.dut.u_reg.u_pin_out_ctl_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_pin_out_ctl_cdc.HungHandShake_A 0055421746192100
tb.dut.u_reg.u_pin_out_ctl_cdc.ReqTimeout_A 00320614192100
tb.dut.u_reg.u_pin_out_ctl_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_pin_out_ctl_cdc.u_prim_sync.SyncReqAckAckNeedsReq 00320614192100
tb.dut.u_reg.u_pin_out_value_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_pin_out_value_cdc.HungHandShake_A 0055421746187500
tb.dut.u_reg.u_pin_out_value_cdc.ReqTimeout_A 00320614187500
tb.dut.u_reg.u_pin_out_value_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_pin_out_value_cdc.u_prim_sync.SyncReqAckAckNeedsReq 00320614187500
tb.dut.u_reg.u_reg_if.MatchedWidthAssert 0036536500
tb.dut.u_reg.u_reg_if.u_err.dataWidthOnly32_A 0036536500
tb.dut.u_reg.u_rsp_intg_gen.DataWidthCheck_A 0036536500
tb.dut.u_reg.u_rsp_intg_gen.PayLoadWidthCheck 0036536500
tb.dut.u_reg.u_ulp_ac_debounce_ctl_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_ulp_ac_debounce_ctl_cdc.HungHandShake_A 005542174687601
tb.dut.u_reg.u_ulp_ac_debounce_ctl_cdc.ReqTimeout_A 0032061487601
tb.dut.u_reg.u_ulp_ac_debounce_ctl_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_ulp_ac_debounce_ctl_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061487600
tb.dut.u_reg.u_ulp_ctl_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_ulp_ctl_cdc.HungHandShake_A 005542174685900
tb.dut.u_reg.u_ulp_ctl_cdc.ReqTimeout_A 0032061485900
tb.dut.u_reg.u_ulp_ctl_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_ulp_ctl_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061485900
tb.dut.u_reg.u_ulp_lid_debounce_ctl_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_ulp_lid_debounce_ctl_cdc.HungHandShake_A 005542174686900
tb.dut.u_reg.u_ulp_lid_debounce_ctl_cdc.ReqTimeout_A 0032061486900
tb.dut.u_reg.u_ulp_lid_debounce_ctl_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_ulp_lid_debounce_ctl_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061486900
tb.dut.u_reg.u_ulp_pwrb_debounce_ctl_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_ulp_pwrb_debounce_ctl_cdc.HungHandShake_A 005542174686500
tb.dut.u_reg.u_ulp_pwrb_debounce_ctl_cdc.ReqTimeout_A 0032061486500
tb.dut.u_reg.u_ulp_pwrb_debounce_ctl_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_ulp_pwrb_debounce_ctl_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061486500
tb.dut.u_reg.u_ulp_status_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_ulp_status_cdc.HungHandShake_A 005542174647800
tb.dut.u_reg.u_ulp_status_cdc.ReqTimeout_A 0032061447800
tb.dut.u_reg.u_ulp_status_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_ulp_status_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061447800
tb.dut.u_reg.u_wkup_status_cdc.DstReqKnown_A 003206145721900
tb.dut.u_reg.u_wkup_status_cdc.HungHandShake_A 005542174649600
tb.dut.u_reg.u_wkup_status_cdc.ReqTimeout_A 0032061449600
tb.dut.u_reg.u_wkup_status_cdc.SrcBusyKnown_A 00554217465530484800
tb.dut.u_reg.u_wkup_status_cdc.u_prim_sync.SyncReqAckAckNeedsReq 0032061449600
tb.dut.u_reg.wePulse 00554217463379900

Assertions Incomplete:
ASSERTIONSCATEGORYSEVERITYATTEMPTSREAL SUCCESSESFAILURESINCOMPLETESRC
tb.dut.u_reg.u_com_det_ctl_3_cdc.HungHandShake_A 005542174686401
tb.dut.u_reg.u_com_det_ctl_3_cdc.ReqTimeout_A 0032061486401
tb.dut.u_reg.u_combo_intr_status_cdc.HungHandShake_A 005542174649001
tb.dut.u_reg.u_combo_intr_status_cdc.ReqTimeout_A 0032061449001
tb.dut.u_reg.u_ec_rst_ctl_cdc.HungHandShake_A 005542174685201
tb.dut.u_reg.u_ec_rst_ctl_cdc.ReqTimeout_A 0032061485201
tb.dut.u_reg.u_pin_allowed_ctl_cdc.HungHandShake_A 0055421746190901
tb.dut.u_reg.u_pin_allowed_ctl_cdc.ReqTimeout_A 00320614190901
tb.dut.u_reg.u_ulp_ac_debounce_ctl_cdc.HungHandShake_A 005542174687601
tb.dut.u_reg.u_ulp_ac_debounce_ctl_cdc.ReqTimeout_A 0032061487601


Detail Report for Cover Sequences

Cover Sequences Uncovered:
COVER SEQUENCESCATEGORYSEVERITYATTEMPTSALL MATCHESFIRST MATCHESINCOMPLETESRC
tb.dut.tlul_assert_device.gen_device_cov.a_addressChangedNotAccepted_C 003872090000
tb.dut.tlul_assert_device.gen_device_cov.a_dataChangedNotAccepted_C 003872090000
tb.dut.tlul_assert_device.gen_device_cov.a_maskChangedNotAccepted_C 003872090000
tb.dut.tlul_assert_device.gen_device_cov.a_opcodeChangedNotAccepted_C 003872090000
tb.dut.tlul_assert_device.gen_device_cov.a_sizeChangedNotAccepted_C 003872090000
tb.dut.tlul_assert_device.gen_device_cov.a_sourceChangedNotAccepted_C 003872090000
tb.dut.tlul_assert_device.gen_device_cov.b2bReqWithSameAddr_C 003872090000
tb.dut.tlul_assert_device.gen_device_cov.b2bReq_C 003872090000

Cover Sequences All Matches:
COVER SEQUENCESCATEGORYSEVERITYATTEMPTSALL MATCHESFIRST MATCHESINCOMPLETESRC
tb.dut.tlul_assert_device.gen_device_cov.aValidNotAccepted_C 00387209048561485610
tb.dut.tlul_assert_device.gen_device_cov.b2bSameSource_C 00387209039573957200

Cover Sequences First Matches:
COVER SEQUENCESCATEGORYSEVERITYATTEMPTSALL MATCHESFIRST MATCHESINCOMPLETESRC
tb.dut.tlul_assert_device.gen_device_cov.aValidNotAccepted_C 00387209048561485610
tb.dut.tlul_assert_device.gen_device_cov.b2bSameSource_C 00387209039573957200

0% 10% 20% 30% 40% 50% 60% 70% 80% 90% 100%