Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.uart2_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	64	64	50.00

User Defined Bins for cp_num_of_outstanding

Uncovered bins

NAME	COUNT	AT LEAST	NUMBER	STATUS
values[65]	0	1	1
values[66]	0	1	1
values[67]	0	1	1
values[68]	0	1	1
values[69]	0	1	1
values[70]	0	1	1
values[71]	0	1	1
values[72]	0	1	1
values[73]	0	1	1
values[74]	0	1	1
values[75]	0	1	1
values[76]	0	1	1
values[77]	0	1	1
values[78]	0	1	1
values[79]	0	1	1
values[80]	0	1	1
values[81]	0	1	1
values[82]	0	1	1
values[83]	0	1	1
values[84]	0	1	1
values[85]	0	1	1
values[86]	0	1	1
values[87]	0	1	1
values[88]	0	1	1
values[89]	0	1	1
values[90]	0	1	1
values[91]	0	1	1
values[92]	0	1	1
values[93]	0	1	1
values[94]	0	1	1
values[95]	0	1	1
values[96]	0	1	1
values[97]	0	1	1
values[98]	0	1	1
values[99]	0	1	1
values[100]	0	1	1
values[101]	0	1	1
values[102]	0	1	1
values[103]	0	1	1
values[104]	0	1	1
values[105]	0	1	1
values[106]	0	1	1
values[107]	0	1	1
values[108]	0	1	1
values[109]	0	1	1
values[110]	0	1	1
values[111]	0	1	1
values[112]	0	1	1
values[113]	0	1	1
values[114]	0	1	1
values[115]	0	1	1
values[116]	0	1	1
values[117]	0	1	1
values[118]	0	1	1
values[119]	0	1	1
values[120]	0	1	1
values[121]	0	1	1
values[122]	0	1	1
values[123]	0	1	1
values[124]	0	1	1
values[125]	0	1	1
values[126]	0	1	1
values[127]	0	1	1
values[128]	0	1	1

Covered bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	299500	1			T4	177		T5	83		T21	177
values[2]	32400	1			T4	1		T21	1		T46	3
values[3]	2900	1			T51	12		T59	17		T60	17
values[4]	1000	1			T51	4		T59	6		T60	6
values[5]	1500	1			T51	7		T59	8		T60	8
values[6]	900	1			T51	4		T59	5		T60	5
values[7]	1100	1			T51	4		T59	7		T60	7
values[8]	500	1			T51	1		T59	4		T60	4
values[9]	300	1			T51	1		T59	2		T60	2
values[10]	300	1			T51	1		T59	2		T60	2
values[11]	200	1			T59	2		T60	2		T68	2
values[12]	100	1			T59	1		T60	1		T68	1
values[13]	200	1			T59	2		T60	2		T68	2
values[14]	200	1			T59	2		T60	2		T68	2
values[15]	100	1			T59	1		T60	1		T68	1
values[16]	200	1			T59	2		T60	2		T68	2
values[17]	200	1			T59	2		T60	2		T68	2
values[18]	500	1			T59	5		T60	5		T68	5
values[19]	200	1			T59	2		T60	2		T68	2
values[20]	100	1			T59	1		T60	1		T68	1
values[21]	400	1			T59	4		T60	4		T68	4
values[22]	100	1			T59	1		T60	1		T68	1
values[23]	200	1			T59	2		T60	2		T68	2
values[24]	100	1			T59	1		T60	1		T68	1
values[25]	200	1			T59	2		T60	2		T68	2
values[26]	500	1			T59	5		T60	5		T68	5
values[27]	100	1			T59	1		T60	1		T68	1
values[28]	200	1			T59	2		T60	2		T68	2
values[29]	200	1			T59	2		T60	2		T68	2
values[30]	100	1			T59	1		T60	1		T68	1
values[31]	100	1			T59	1		T60	1		T68	1
values[32]	200	1			T59	2		T60	2		T68	2
values[33]	200	1			T59	2		T60	2		T68	2
values[34]	200	1			T59	2		T60	2		T68	2
values[35]	800	1			T59	8		T60	8		T68	8
values[36]	300	1			T59	3		T60	3		T68	3
values[37]	100	1			T59	1		T60	1		T68	1
values[38]	100	1			T59	1		T60	1		T68	1
values[39]	300	1			T59	3		T60	3		T68	3
values[40]	200	1			T59	2		T60	2		T68	2
values[41]	200	1			T59	2		T60	2		T68	2
values[42]	100	1			T59	1		T60	1		T68	1
values[43]	300	1			T59	3		T60	3		T68	3
values[44]	800	1			T59	8		T60	8		T68	8
values[45]	2100	1			T59	21		T60	21		T68	21
values[46]	600	1			T59	6		T60	6		T68	6
values[47]	200	1			T59	2		T60	2		T68	2
values[48]	100	1			T59	1		T60	1		T68	1
values[49]	300	1			T59	3		T60	3		T68	3
values[50]	500	1			T59	5		T60	5		T68	5
values[51]	300	1			T59	3		T60	3		T68	3
values[52]	100	1			T59	1		T60	1		T68	1
values[53]	500	1			T59	5		T60	5		T68	5
values[54]	200	1			T59	2		T60	2		T68	2
values[55]	200	1			T59	2		T60	2		T68	2
values[56]	1200	1			T59	12		T60	12		T68	12
values[57]	300	1			T59	3		T60	3		T68	3
values[58]	600	1			T59	6		T60	6		T68	6
values[59]	400	1			T59	4		T60	4		T68	4
values[60]	300	1			T59	3		T60	3		T68	3
values[61]	100	1			T59	1		T60	1		T68	1
values[62]	800	1			T59	8		T60	8		T68	8
values[63]	500	1			T59	5		T60	5		T68	5
values[64]	200	1			T59	2		T60	2		T68	2