Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.sram_ctrl_main__ram_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	192	186	6	3.12

User Defined Bins for cp_num_of_outstanding

Uncovered bins

NAME	COUNT	AT LEAST	NUMBER	STATUS
values[7]	0	1	1
values[8]	0	1	1
values[9]	0	1	1
values[10]	0	1	1
values[11]	0	1	1
values[12]	0	1	1
values[13]	0	1	1
values[14]	0	1	1
values[15]	0	1	1
values[16]	0	1	1
values[17]	0	1	1
values[18]	0	1	1
values[19]	0	1	1
values[20]	0	1	1
values[21]	0	1	1
values[22]	0	1	1
values[23]	0	1	1
values[24]	0	1	1
values[25]	0	1	1
values[26]	0	1	1
values[27]	0	1	1
values[28]	0	1	1
values[29]	0	1	1
values[30]	0	1	1
values[31]	0	1	1
values[32]	0	1	1
values[33]	0	1	1
values[34]	0	1	1
values[35]	0	1	1
values[36]	0	1	1
values[37]	0	1	1
values[38]	0	1	1
values[39]	0	1	1
values[40]	0	1	1
values[41]	0	1	1
values[42]	0	1	1
values[43]	0	1	1
values[44]	0	1	1
values[45]	0	1	1
values[46]	0	1	1
values[47]	0	1	1
values[48]	0	1	1
values[49]	0	1	1
values[50]	0	1	1
values[51]	0	1	1
values[52]	0	1	1
values[53]	0	1	1
values[54]	0	1	1
values[55]	0	1	1
values[56]	0	1	1
values[57]	0	1	1
values[58]	0	1	1
values[59]	0	1	1
values[60]	0	1	1
values[61]	0	1	1
values[62]	0	1	1
values[63]	0	1	1
values[64]	0	1	1
values[65]	0	1	1
values[66]	0	1	1
values[67]	0	1	1
values[68]	0	1	1
values[69]	0	1	1
values[70]	0	1	1
values[71]	0	1	1
values[72]	0	1	1
values[73]	0	1	1
values[74]	0	1	1
values[75]	0	1	1
values[76]	0	1	1
values[77]	0	1	1
values[78]	0	1	1
values[79]	0	1	1
values[80]	0	1	1
values[81]	0	1	1
values[82]	0	1	1
values[83]	0	1	1
values[84]	0	1	1
values[85]	0	1	1
values[86]	0	1	1
values[87]	0	1	1
values[88]	0	1	1
values[89]	0	1	1
values[90]	0	1	1
values[91]	0	1	1
values[92]	0	1	1
values[93]	0	1	1
values[94]	0	1	1
values[95]	0	1	1
values[96]	0	1	1
values[97]	0	1	1
values[98]	0	1	1
values[99]	0	1	1
values[100]	0	1	1
values[101]	0	1	1
values[102]	0	1	1
values[103]	0	1	1
values[104]	0	1	1
values[105]	0	1	1
values[106]	0	1	1
values[107]	0	1	1
values[108]	0	1	1
values[109]	0	1	1
values[110]	0	1	1
values[111]	0	1	1
values[112]	0	1	1
values[113]	0	1	1
values[114]	0	1	1
values[115]	0	1	1
values[116]	0	1	1
values[117]	0	1	1
values[118]	0	1	1
values[119]	0	1	1
values[120]	0	1	1
values[121]	0	1	1
values[122]	0	1	1
values[123]	0	1	1
values[124]	0	1	1
values[125]	0	1	1
values[126]	0	1	1
values[127]	0	1	1
values[128]	0	1	1
values[129]	0	1	1
values[130]	0	1	1
values[131]	0	1	1
values[132]	0	1	1
values[133]	0	1	1
values[134]	0	1	1
values[135]	0	1	1
values[136]	0	1	1
values[137]	0	1	1
values[138]	0	1	1
values[139]	0	1	1
values[140]	0	1	1
values[141]	0	1	1
values[142]	0	1	1
values[143]	0	1	1
values[144]	0	1	1
values[145]	0	1	1
values[146]	0	1	1
values[147]	0	1	1
values[148]	0	1	1
values[149]	0	1	1
values[150]	0	1	1
values[151]	0	1	1
values[152]	0	1	1
values[153]	0	1	1
values[154]	0	1	1
values[155]	0	1	1
values[156]	0	1	1
values[157]	0	1	1
values[158]	0	1	1
values[159]	0	1	1
values[160]	0	1	1
values[161]	0	1	1
values[162]	0	1	1
values[163]	0	1	1
values[164]	0	1	1
values[165]	0	1	1
values[166]	0	1	1
values[167]	0	1	1
values[168]	0	1	1
values[169]	0	1	1
values[170]	0	1	1
values[171]	0	1	1
values[172]	0	1	1
values[173]	0	1	1
values[174]	0	1	1
values[175]	0	1	1
values[176]	0	1	1
values[177]	0	1	1
values[178]	0	1	1
values[179]	0	1	1
values[180]	0	1	1
values[181]	0	1	1
values[182]	0	1	1
values[183]	0	1	1
values[184]	0	1	1
values[185]	0	1	1
values[186]	0	1	1
values[187]	0	1	1
values[188]	0	1	1
values[189]	0	1	1
values[190]	0	1	1
values[191]	0	1	1
values[192]	0	1	1

Covered bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	1870100	1			T4	1783		T5	678		T6	850
values[2]	186500	1			T4	158		T5	4		T6	110
values[3]	18000	1			T4	7		T6	2		T21	7
values[4]	3300	1			T51	1		T58	11		T70	20
values[5]	700	1			T58	2		T70	5		T64	2
values[6]	100	1			T70	1		T79	1		T92	1

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	192	173	19	9.90

User Defined Bins for cp_num_of_outstanding

Uncovered bins

NAME	COUNT	AT LEAST	NUMBER	STATUS
values[20]	0	1	1
values[21]	0	1	1
values[22]	0	1	1
values[23]	0	1	1
values[24]	0	1	1
values[25]	0	1	1
values[26]	0	1	1
values[27]	0	1	1
values[28]	0	1	1
values[29]	0	1	1
values[30]	0	1	1
values[31]	0	1	1
values[32]	0	1	1
values[33]	0	1	1
values[34]	0	1	1
values[35]	0	1	1
values[36]	0	1	1
values[37]	0	1	1
values[38]	0	1	1
values[39]	0	1	1
values[40]	0	1	1
values[41]	0	1	1
values[42]	0	1	1
values[43]	0	1	1
values[44]	0	1	1
values[45]	0	1	1
values[46]	0	1	1
values[47]	0	1	1
values[48]	0	1	1
values[49]	0	1	1
values[50]	0	1	1
values[51]	0	1	1
values[52]	0	1	1
values[53]	0	1	1
values[54]	0	1	1
values[55]	0	1	1
values[56]	0	1	1
values[57]	0	1	1
values[58]	0	1	1
values[59]	0	1	1
values[60]	0	1	1
values[61]	0	1	1
values[62]	0	1	1
values[63]	0	1	1
values[64]	0	1	1
values[65]	0	1	1
values[66]	0	1	1
values[67]	0	1	1
values[68]	0	1	1
values[69]	0	1	1
values[70]	0	1	1
values[71]	0	1	1
values[72]	0	1	1
values[73]	0	1	1
values[74]	0	1	1
values[75]	0	1	1
values[76]	0	1	1
values[77]	0	1	1
values[78]	0	1	1
values[79]	0	1	1
values[80]	0	1	1
values[81]	0	1	1
values[82]	0	1	1
values[83]	0	1	1
values[84]	0	1	1
values[85]	0	1	1
values[86]	0	1	1
values[87]	0	1	1
values[88]	0	1	1
values[89]	0	1	1
values[90]	0	1	1
values[91]	0	1	1
values[92]	0	1	1
values[93]	0	1	1
values[94]	0	1	1
values[95]	0	1	1
values[96]	0	1	1
values[97]	0	1	1
values[98]	0	1	1
values[99]	0	1	1
values[100]	0	1	1
values[101]	0	1	1
values[102]	0	1	1
values[103]	0	1	1
values[104]	0	1	1
values[105]	0	1	1
values[106]	0	1	1
values[107]	0	1	1
values[108]	0	1	1
values[109]	0	1	1
values[110]	0	1	1
values[111]	0	1	1
values[112]	0	1	1
values[113]	0	1	1
values[114]	0	1	1
values[115]	0	1	1
values[116]	0	1	1
values[117]	0	1	1
values[118]	0	1	1
values[119]	0	1	1
values[120]	0	1	1
values[121]	0	1	1
values[122]	0	1	1
values[123]	0	1	1
values[124]	0	1	1
values[125]	0	1	1
values[126]	0	1	1
values[127]	0	1	1
values[128]	0	1	1
values[129]	0	1	1
values[130]	0	1	1
values[131]	0	1	1
values[132]	0	1	1
values[133]	0	1	1
values[134]	0	1	1
values[135]	0	1	1
values[136]	0	1	1
values[137]	0	1	1
values[138]	0	1	1
values[139]	0	1	1
values[140]	0	1	1
values[141]	0	1	1
values[142]	0	1	1
values[143]	0	1	1
values[144]	0	1	1
values[145]	0	1	1
values[146]	0	1	1
values[147]	0	1	1
values[148]	0	1	1
values[149]	0	1	1
values[150]	0	1	1
values[151]	0	1	1
values[152]	0	1	1
values[153]	0	1	1
values[154]	0	1	1
values[155]	0	1	1
values[156]	0	1	1
values[157]	0	1	1
values[158]	0	1	1
values[159]	0	1	1
values[160]	0	1	1
values[161]	0	1	1
values[162]	0	1	1
values[163]	0	1	1
values[164]	0	1	1
values[165]	0	1	1
values[166]	0	1	1
values[167]	0	1	1
values[168]	0	1	1
values[169]	0	1	1
values[170]	0	1	1
values[171]	0	1	1
values[172]	0	1	1
values[173]	0	1	1
values[174]	0	1	1
values[175]	0	1	1
values[176]	0	1	1
values[177]	0	1	1
values[178]	0	1	1
values[179]	0	1	1
values[180]	0	1	1
values[181]	0	1	1
values[182]	0	1	1
values[183]	0	1	1
values[184]	0	1	1
values[185]	0	1	1
values[186]	0	1	1
values[187]	0	1	1
values[188]	0	1	1
values[189]	0	1	1
values[190]	0	1	1
values[191]	0	1	1
values[192]	0	1	1

Covered bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	1989400	1			T4	1890		T5	645		T6	832
values[2]	217200	1			T4	182		T5	5		T6	85
values[3]	35700	1			T4	12		T6	3		T21	12
values[4]	16800	1			T4	1		T21	1		T51	46
values[5]	10100	1			T51	43		T58	4		T70	5
values[6]	8400	1			T51	24		T58	1		T70	4
values[7]	7700	1			T51	15		T58	1		T64	1
values[8]	5800	1			T51	15		T59	43		T60	43
values[9]	7600	1			T51	32		T59	44		T60	44
values[10]	8300	1			T51	40		T59	43		T60	43
values[11]	7800	1			T51	40		T59	38		T60	38
values[12]	6500	1			T51	46		T59	19		T60	19
values[13]	7600	1			T51	44		T59	32		T60	32
values[14]	9800	1			T51	63		T59	35		T60	35
values[15]	6400	1			T51	42		T59	22		T60	22
values[16]	3700	1			T51	32		T59	5		T60	5
values[17]	3700	1			T51	37		T76	37		T88	37
values[18]	2300	1			T51	23		T76	23		T88	23
values[19]	200	1			T51	2		T76	2		T88	2

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	192	164	28	14.58

User Defined Bins for cp_num_of_outstanding

Uncovered bins

NAME	COUNT	AT LEAST	NUMBER	STATUS
values[29]	0	1	1
values[30]	0	1	1
values[31]	0	1	1
values[32]	0	1	1
values[33]	0	1	1
values[34]	0	1	1
values[35]	0	1	1
values[36]	0	1	1
values[37]	0	1	1
values[38]	0	1	1
values[39]	0	1	1
values[40]	0	1	1
values[41]	0	1	1
values[42]	0	1	1
values[43]	0	1	1
values[44]	0	1	1
values[45]	0	1	1
values[46]	0	1	1
values[47]	0	1	1
values[48]	0	1	1
values[49]	0	1	1
values[50]	0	1	1
values[51]	0	1	1
values[52]	0	1	1
values[53]	0	1	1
values[54]	0	1	1
values[55]	0	1	1
values[56]	0	1	1
values[57]	0	1	1
values[58]	0	1	1
values[59]	0	1	1
values[60]	0	1	1
values[61]	0	1	1
values[62]	0	1	1
values[63]	0	1	1
values[64]	0	1	1
values[65]	0	1	1
values[66]	0	1	1
values[67]	0	1	1
values[68]	0	1	1
values[69]	0	1	1
values[70]	0	1	1
values[71]	0	1	1
values[72]	0	1	1
values[73]	0	1	1
values[74]	0	1	1
values[75]	0	1	1
values[76]	0	1	1
values[77]	0	1	1
values[78]	0	1	1
values[79]	0	1	1
values[80]	0	1	1
values[81]	0	1	1
values[82]	0	1	1
values[83]	0	1	1
values[84]	0	1	1
values[85]	0	1	1
values[86]	0	1	1
values[87]	0	1	1
values[88]	0	1	1
values[89]	0	1	1
values[90]	0	1	1
values[91]	0	1	1
values[92]	0	1	1
values[93]	0	1	1
values[94]	0	1	1
values[95]	0	1	1
values[96]	0	1	1
values[97]	0	1	1
values[98]	0	1	1
values[99]	0	1	1
values[100]	0	1	1
values[101]	0	1	1
values[102]	0	1	1
values[103]	0	1	1
values[104]	0	1	1
values[105]	0	1	1
values[106]	0	1	1
values[107]	0	1	1
values[108]	0	1	1
values[109]	0	1	1
values[110]	0	1	1
values[111]	0	1	1
values[112]	0	1	1
values[113]	0	1	1
values[114]	0	1	1
values[115]	0	1	1
values[116]	0	1	1
values[117]	0	1	1
values[118]	0	1	1
values[119]	0	1	1
values[120]	0	1	1
values[121]	0	1	1
values[122]	0	1	1
values[123]	0	1	1
values[124]	0	1	1
values[125]	0	1	1
values[126]	0	1	1
values[127]	0	1	1
values[128]	0	1	1
values[129]	0	1	1
values[130]	0	1	1
values[131]	0	1	1
values[132]	0	1	1
values[133]	0	1	1
values[134]	0	1	1
values[135]	0	1	1
values[136]	0	1	1
values[137]	0	1	1
values[138]	0	1	1
values[139]	0	1	1
values[140]	0	1	1
values[141]	0	1	1
values[142]	0	1	1
values[143]	0	1	1
values[144]	0	1	1
values[145]	0	1	1
values[146]	0	1	1
values[147]	0	1	1
values[148]	0	1	1
values[149]	0	1	1
values[150]	0	1	1
values[151]	0	1	1
values[152]	0	1	1
values[153]	0	1	1
values[154]	0	1	1
values[155]	0	1	1
values[156]	0	1	1
values[157]	0	1	1
values[158]	0	1	1
values[159]	0	1	1
values[160]	0	1	1
values[161]	0	1	1
values[162]	0	1	1
values[163]	0	1	1
values[164]	0	1	1
values[165]	0	1	1
values[166]	0	1	1
values[167]	0	1	1
values[168]	0	1	1
values[169]	0	1	1
values[170]	0	1	1
values[171]	0	1	1
values[172]	0	1	1
values[173]	0	1	1
values[174]	0	1	1
values[175]	0	1	1
values[176]	0	1	1
values[177]	0	1	1
values[178]	0	1	1
values[179]	0	1	1
values[180]	0	1	1
values[181]	0	1	1
values[182]	0	1	1
values[183]	0	1	1
values[184]	0	1	1
values[185]	0	1	1
values[186]	0	1	1
values[187]	0	1	1
values[188]	0	1	1
values[189]	0	1	1
values[190]	0	1	1
values[191]	0	1	1
values[192]	0	1	1

Covered bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	1888700	1			T4	1783		T5	641		T6	884
values[2]	190100	1			T4	148		T5	8		T6	109
values[3]	28200	1			T4	9		T6	6		T21	9
values[4]	12200	1			T4	1		T21	1		T51	48
values[5]	9500	1			T51	52		T58	2		T70	7
values[6]	9500	1			T51	58		T70	1		T79	1
values[7]	8600	1			T51	46		T59	40		T60	40
values[8]	5600	1			T51	37		T59	19		T60	19
values[9]	7300	1			T51	34		T59	39		T60	39
values[10]	6700	1			T51	22		T59	45		T60	45
values[11]	5000	1			T51	31		T59	19		T60	19
values[12]	3100	1			T51	21		T59	10		T60	10
values[13]	4000	1			T51	27		T59	13		T60	13
values[14]	3900	1			T51	25		T59	14		T60	14
values[15]	4300	1			T51	26		T59	17		T60	17
values[16]	6200	1			T51	36		T59	26		T60	26
values[17]	3900	1			T51	16		T59	23		T60	23
values[18]	1600	1			T51	3		T59	13		T60	13
values[19]	1400	1			T59	14		T60	14		T68	14
values[20]	2100	1			T59	21		T60	21		T68	21
values[21]	2100	1			T59	21		T60	21		T68	21
values[22]	2100	1			T59	21		T60	21		T68	21
values[23]	1700	1			T59	17		T60	17		T68	17
values[24]	500	1			T59	5		T60	5		T68	5
values[25]	1400	1			T59	14		T60	14		T68	14
values[26]	500	1			T59	5		T60	5		T68	5
values[27]	200	1			T59	2		T60	2		T68	2
values[28]	500	1			T59	5		T60	5		T68	5

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	192	0	192	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	1790200	1			T4	1695		T5	655		T6	824
values[2]	239900	1			T4	203		T5	7		T6	134
values[3]	24200	1			T4	9		T6	6		T21	9
values[4]	3900	1			T6	1		T51	3		T58	11
values[5]	1400	1			T6	1		T51	3		T58	4
values[6]	1100	1			T6	2		T51	2		T58	1
values[7]	1000	1			T6	1		T51	3		T70	1
values[8]	700	1			T6	1		T51	3		T70	1
values[9]	700	1			T6	1		T51	3		T70	1
values[10]	1200	1			T6	1		T51	5		T70	1
values[11]	2200	1			T6	4		T51	10		T70	1
values[12]	1700	1			T6	4		T51	5		T70	1
values[13]	1000	1			T6	1		T51	3		T70	1
values[14]	800	1			T6	1		T51	3		T70	1
values[15]	800	1			T6	1		T51	3		T70	1
values[16]	700	1			T6	1		T51	2		T70	1
values[17]	1100	1			T6	2		T51	4		T70	1
values[18]	1300	1			T6	2		T51	7		T70	1
values[19]	1100	1			T6	4		T51	3		T70	1
values[20]	900	1			T6	1		T51	4		T70	1
values[21]	700	1			T6	1		T51	2		T70	1
values[22]	900	1			T6	1		T51	4		T70	1
values[23]	800	1			T6	1		T51	3		T70	1
values[24]	700	1			T6	1		T51	2		T70	1
values[25]	1100	1			T6	2		T51	4		T70	1
values[26]	1400	1			T6	1		T51	6		T70	1
values[27]	1500	1			T6	4		T51	6		T70	1
values[28]	600	1			T6	1		T51	2		T70	1
values[29]	900	1			T6	2		T51	3		T70	1
values[30]	1300	1			T6	3		T51	5		T70	1
values[31]	1300	1			T6	6		T51	4		T70	1
values[32]	1100	1			T6	2		T51	6		T70	1
values[33]	800	1			T6	1		T51	4		T70	1
values[34]	900	1			T6	1		T51	2		T70	1
values[35]	1000	1			T6	1		T51	2		T70	1
values[36]	600	1			T6	1		T51	2		T70	1
values[37]	800	1			T6	1		T51	3		T70	1
values[38]	900	1			T6	2		T51	3		T70	1
values[39]	700	1			T6	1		T51	3		T70	1
values[40]	700	1			T6	1		T51	3		T70	1
values[41]	800	1			T6	1		T51	2		T70	1
values[42]	1300	1			T6	2		T51	5		T70	1
values[43]	1700	1			T6	2		T51	4		T70	1
values[44]	900	1			T6	3		T51	3		T70	1
values[45]	1300	1			T6	4		T51	6		T70	1
values[46]	1000	1			T6	1		T51	3		T70	1
values[47]	1000	1			T6	2		T51	4		T70	1
values[48]	600	1			T6	1		T51	2		T70	1
values[49]	1000	1			T6	3		T51	3		T70	1
values[50]	1000	1			T6	3		T51	3		T70	1
values[51]	700	1			T6	2		T51	2		T70	1
values[52]	1900	1			T6	9		T51	5		T70	1
values[53]	1400	1			T6	5		T51	5		T70	1
values[54]	1500	1			T6	7		T51	2		T70	2
values[55]	900	1			T6	1		T51	3		T70	1
values[56]	1000	1			T6	1		T51	5		T70	1
values[57]	700	1			T6	1		T51	3		T70	1
values[58]	800	1			T6	2		T51	2		T70	1
values[59]	1900	1			T6	3		T51	6		T70	1
values[60]	1100	1			T6	2		T51	3		T70	1
values[61]	800	1			T6	1		T51	3		T70	1
values[62]	700	1			T6	1		T51	3		T70	1
values[63]	800	1			T6	2		T51	2		T70	1
values[64]	1200	1			T6	2		T51	6		T70	1
values[65]	1200	1			T6	2		T51	5		T70	1
values[66]	1100	1			T6	2		T51	5		T70	1
values[67]	1100	1			T6	2		T51	3		T70	1
values[68]	1900	1			T6	4		T51	4		T70	1
values[69]	1400	1			T6	1		T51	6		T70	1
values[70]	900	1			T6	1		T51	4		T70	1
values[71]	900	1			T6	1		T51	4		T70	1
values[72]	900	1			T6	1		T51	3		T70	1
values[73]	1300	1			T6	1		T51	7		T70	1
values[74]	800	1			T6	1		T51	3		T70	1
values[75]	800	1			T6	1		T51	4		T70	1
values[76]	700	1			T6	2		T51	2		T70	1
values[77]	700	1			T6	1		T51	3		T70	1
values[78]	1500	1			T6	6		T51	5		T70	1
values[79]	1100	1			T6	3		T51	3		T70	1
values[80]	900	1			T6	4		T51	2		T70	1
values[81]	800	1			T6	1		T51	4		T70	1
values[82]	1300	1			T6	1		T51	4		T70	1
values[83]	1200	1			T6	4		T51	2		T70	1
values[84]	1000	1			T6	2		T51	3		T70	1
values[85]	700	1			T6	1		T51	2		T70	1
values[86]	1200	1			T6	2		T51	2		T70	1
values[87]	900	1			T6	1		T51	4		T70	1
values[88]	800	1			T6	1		T51	4		T70	1
values[89]	1000	1			T6	3		T51	4		T70	1
values[90]	800	1			T6	1		T51	2		T70	1
values[91]	900	1			T6	1		T51	3		T70	1
values[92]	800	1			T6	2		T51	3		T70	1
values[93]	900	1			T6	1		T51	4		T70	1
values[94]	600	1			T6	1		T51	2		T70	1
values[95]	900	1			T6	2		T51	3		T70	1
values[96]	1200	1			T6	5		T51	3		T70	1
values[97]	1400	1			T6	5		T51	4		T70	1
values[98]	1000	1			T6	1		T51	4		T70	1
values[99]	1000	1			T6	1		T51	5		T70	1
values[100]	800	1			T6	1		T51	4		T70	1
values[101]	900	1			T6	2		T51	4		T70	1
values[102]	1200	1			T6	2		T51	4		T70	1
values[103]	1100	1			T6	2		T51	4		T70	1
values[104]	800	1			T6	1		T51	2		T70	1
values[105]	700	1			T6	1		T51	2		T70	1
values[106]	1100	1			T6	2		T51	2		T70	1
values[107]	1800	1			T6	3		T51	6		T70	1
values[108]	1600	1			T6	4		T51	5		T70	1
values[109]	1000	1			T6	1		T51	5		T70	1
values[110]	1200	1			T6	2		T51	4		T70	1
values[111]	1000	1			T6	2		T51	3		T70	1
values[112]	1000	1			T6	2		T51	3		T70	1
values[113]	1800	1			T6	4		T51	4		T70	1
values[114]	1200	1			T6	2		T51	4		T70	1
values[115]	1200	1			T6	4		T51	3		T70	1
values[116]	1400	1			T6	5		T51	2		T70	1
values[117]	1200	1			T6	3		T51	5		T70	1
values[118]	1200	1			T6	2		T51	6		T70	1
values[119]	1100	1			T6	2		T51	5		T70	1
values[120]	1700	1			T6	7		T51	3		T70	1
values[121]	1400	1			T6	1		T51	3		T70	1
values[122]	900	1			T6	1		T51	3		T70	1
values[123]	1700	1			T6	1		T51	5		T70	1
values[124]	1300	1			T6	3		T51	5		T70	1
values[125]	1400	1			T6	3		T51	4		T70	1
values[126]	1000	1			T6	2		T51	5		T70	1
values[127]	1400	1			T6	4		T51	4		T70	1
values[128]	2500	1			T6	4		T51	7		T70	1
values[129]	1600	1			T6	3		T51	6		T70	1
values[130]	1600	1			T6	3		T51	7		T70	1
values[131]	1300	1			T6	3		T51	5		T70	1
values[132]	900	1			T6	1		T51	4		T70	1
values[133]	1700	1			T6	1		T51	7		T70	1
values[134]	1600	1			T6	2		T51	3		T70	1
values[135]	1100	1			T6	2		T51	5		T70	1
values[136]	1500	1			T6	1		T51	10		T70	1
values[137]	1100	1			T6	1		T51	5		T70	1
values[138]	900	1			T6	2		T51	3		T70	1
values[139]	1200	1			T6	1		T51	8		T70	1
values[140]	2400	1			T6	3		T51	7		T70	1
values[141]	1300	1			T6	2		T51	4		T70	1
values[142]	1600	1			T6	3		T51	7		T70	1
values[143]	1100	1			T6	1		T51	4		T70	1
values[144]	1200	1			T6	1		T51	3		T70	1
values[145]	1200	1			T6	1		T51	4		T70	1
values[146]	700	1			T6	1		T51	3		T70	1
values[147]	2000	1			T6	4		T51	6		T70	1
values[148]	2100	1			T6	3		T51	11		T70	1
values[149]	1800	1			T6	5		T51	10		T70	1
values[150]	1800	1			T6	3		T51	8		T70	1
values[151]	1300	1			T6	1		T51	5		T70	1
values[152]	1300	1			T6	1		T51	6		T70	1
values[153]	1200	1			T6	2		T51	4		T70	1
values[154]	1800	1			T6	2		T51	9		T70	2
values[155]	1100	1			T6	1		T51	3		T70	1
values[156]	1100	1			T6	1		T51	5		T70	3
values[157]	1800	1			T6	3		T51	7		T70	1
values[158]	2000	1			T6	3		T51	4		T70	1
values[159]	1900	1			T6	1		T51	6		T70	2
values[160]	2200	1			T6	2		T51	6		T70	1
values[161]	4100	1			T6	1		T51	4		T70	18
values[162]	1900	1			T6	1		T51	4		T70	2
values[163]	1300	1			T6	2		T51	5		T70	1
values[164]	2200	1			T6	5		T51	8		T70	2
values[165]	2800	1			T6	4		T51	3		T70	12
values[166]	1000	1			T6	1		T51	5		T70	1
values[167]	1400	1			T6	3		T51	6		T70	1
values[168]	1600	1			T6	2		T51	4		T70	2
values[169]	1600	1			T6	5		T51	4		T70	3
values[170]	2000	1			T6	4		T51	3		T70	2
values[171]	2600	1			T6	4		T51	5		T70	1
values[172]	3000	1			T6	3		T51	12		T70	1
values[173]	3300	1			T6	5		T51	15		T70	4
values[174]	3300	1			T6	8		T51	14		T70	5
values[175]	1900	1			T6	2		T51	9		T70	2
values[176]	2900	1			T6	9		T51	11		T70	2
values[177]	2500	1			T6	5		T51	9		T70	3
values[178]	2100	1			T6	4		T51	7		T70	4
values[179]	3600	1			T6	3		T51	13		T70	6
values[180]	3100	1			T6	3		T51	13		T70	2
values[181]	3800	1			T6	3		T51	13		T70	9
values[182]	4000	1			T6	4		T51	9		T70	17
values[183]	3300	1			T6	3		T51	10		T70	8
values[184]	2300	1			T6	5		T51	4		T70	1
values[185]	3900	1			T6	6		T51	5		T70	2
values[186]	3500	1			T6	7		T51	5		T70	1
values[187]	2600	1			T6	6		T51	7		T70	1
values[188]	4000	1			T6	15		T51	7		T70	3
values[189]	13000	1			T6	26		T51	57		T70	1
values[190]	39000	1			T6	76		T51	191		T70	5
values[191]	68400	1			T6	180		T51	247		T70	47
values[192]	74400	1			T6	60		T51	110		T70	466