Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.pinmux_aon_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	147876	1			T11	30		T12	467		T13	120
values[2]	12278	1			T11	3		T12	7		T85	84
values[3]	5266	1			T11	1		T85	4		T58	125
values[4]	2948	1			T58	85		T237	7		T66	1
values[5]	1934	1			T58	57		T66	1		T282	14
values[6]	1289	1			T58	50		T66	1		T282	12
values[7]	814	1			T58	18		T66	1		T282	10
values[8]	790	1			T58	12		T66	1		T282	1
values[9]	641	1			T58	2		T66	1		T59	1
values[10]	426	1			T66	1		T59	1		T60	10
values[11]	409	1			T66	1		T59	1		T60	15
values[12]	320	1			T66	1		T59	1		T60	9
values[13]	280	1			T66	1		T59	1		T60	5
values[14]	280	1			T66	1		T59	1		T60	7
values[15]	247	1			T66	1		T59	1		T60	5
values[16]	259	1			T66	1		T59	1		T60	6
values[17]	204	1			T66	1		T59	1		T60	2
values[18]	187	1			T66	1		T59	1		T60	7
values[19]	226	1			T66	1		T59	1		T60	12
values[20]	269	1			T66	1		T59	1		T60	9
values[21]	265	1			T66	1		T59	1		T60	5
values[22]	262	1			T66	1		T59	1		T60	7
values[23]	280	1			T66	1		T59	1		T60	3
values[24]	258	1			T66	1		T59	1		T60	4
values[25]	229	1			T66	1		T59	1		T60	6
values[26]	211	1			T66	1		T59	1		T60	5
values[27]	210	1			T66	1		T59	1		T60	6
values[28]	201	1			T66	1		T59	1		T60	9
values[29]	240	1			T66	1		T59	1		T60	17
values[30]	235	1			T66	1		T59	1		T60	3
values[31]	185	1			T66	1		T59	1		T60	10
values[32]	207	1			T66	1		T59	1		T60	3
values[33]	210	1			T66	1		T59	1		T60	5
values[34]	197	1			T66	1		T59	1		T60	7
values[35]	215	1			T66	1		T59	1		T60	3
values[36]	216	1			T66	1		T59	1		T60	15
values[37]	235	1			T66	1		T59	1		T60	7
values[38]	238	1			T66	1		T59	1		T60	6
values[39]	196	1			T66	1		T59	1		T60	5
values[40]	222	1			T66	1		T59	1		T60	7
values[41]	201	1			T66	1		T59	1		T60	4
values[42]	227	1			T66	1		T59	1		T60	5
values[43]	219	1			T66	1		T59	1		T60	6
values[44]	218	1			T66	1		T59	1		T60	5
values[45]	213	1			T66	1		T59	1		T60	16
values[46]	197	1			T66	1		T59	1		T60	9
values[47]	214	1			T66	1		T59	1		T60	9
values[48]	182	1			T66	1		T59	1		T60	6
values[49]	152	1			T66	1		T59	1		T62	1
values[50]	200	1			T66	1		T59	1		T62	1
values[51]	155	1			T66	1		T59	1		T62	1
values[52]	148	1			T66	1		T59	1		T62	1
values[53]	154	1			T66	1		T59	1		T62	1
values[54]	161	1			T66	1		T59	1		T62	1
values[55]	174	1			T66	1		T59	1		T62	1
values[56]	160	1			T66	1		T59	1		T62	1
values[57]	142	1			T66	1		T59	1		T62	1
values[58]	136	1			T66	1		T59	1		T62	1
values[59]	148	1			T66	1		T59	1		T62	1
values[60]	177	1			T66	1		T59	1		T62	1
values[61]	190	1			T66	1		T59	1		T62	1
values[62]	150	1			T66	1		T59	1		T62	1
values[63]	174	1			T66	1		T59	1		T62	1
values[64]	161	1			T66	1		T59	1		T62	1
values[65]	188	1			T66	1		T59	1		T62	1
values[66]	118	1			T66	1		T59	1		T62	1
values[67]	131	1			T66	1		T59	1		T62	2
values[68]	101	1			T66	1		T59	1		T62	1
values[69]	95	1			T66	1		T59	1		T62	1
values[70]	84	1			T66	1		T59	1		T62	1
values[71]	114	1			T66	1		T59	1		T62	1
values[72]	87	1			T66	1		T59	1		T62	1
values[73]	74	1			T66	1		T59	1		T62	1
values[74]	76	1			T66	1		T59	1		T62	1
values[75]	98	1			T66	1		T59	1		T62	1
values[76]	83	1			T66	1		T59	1		T62	1
values[77]	92	1			T66	1		T59	1		T62	1
values[78]	91	1			T66	1		T59	1		T62	1
values[79]	81	1			T66	1		T59	1		T62	1
values[80]	71	1			T66	1		T59	1		T62	1
values[81]	64	1			T66	1		T59	1		T62	1
values[82]	69	1			T66	1		T59	1		T62	1
values[83]	66	1			T66	1		T59	1		T62	1
values[84]	68	1			T66	1		T59	1		T62	1
values[85]	73	1			T66	1		T59	1		T62	1
values[86]	63	1			T66	1		T59	1		T62	1
values[87]	65	1			T66	1		T59	11		T62	1
values[88]	57	1			T66	1		T59	7		T62	1
values[89]	73	1			T66	1		T59	1		T62	1
values[90]	74	1			T66	1		T59	3		T62	1
values[91]	80	1			T66	1		T59	2		T62	1
values[92]	69	1			T66	1		T59	4		T62	1
values[93]	63	1			T66	1		T59	4		T62	1
values[94]	70	1			T66	1		T59	3		T62	2
values[95]	77	1			T66	1		T59	22		T62	2
values[96]	65	1			T66	1		T59	5		T62	5
values[97]	65	1			T66	1		T59	2		T62	4
values[98]	71	1			T66	1		T59	2		T62	5
values[99]	67	1			T66	1		T59	3		T62	3
values[100]	76	1			T66	1		T59	8		T62	5
values[101]	55	1			T66	1		T59	1		T62	1
values[102]	69	1			T66	1		T59	1		T62	1
values[103]	64	1			T66	1		T59	5		T62	3
values[104]	43	1			T66	1		T59	3		T62	2
values[105]	59	1			T66	1		T59	5		T62	1
values[106]	65	1			T66	1		T59	3		T62	2
values[107]	58	1			T66	1		T59	1		T62	4
values[108]	71	1			T66	1		T59	1		T62	3
values[109]	59	1			T66	1		T59	1		T62	4
values[110]	57	1			T66	1		T59	3		T62	1
values[111]	55	1			T66	1		T59	3		T62	3
values[112]	59	1			T66	5		T59	1		T62	1
values[113]	63	1			T66	2		T59	1		T62	2
values[114]	57	1			T66	1		T59	1		T62	1
values[115]	53	1			T66	2		T59	3		T62	1
values[116]	56	1			T66	2		T59	2		T62	1
values[117]	51	1			T66	1		T59	1		T62	1
values[118]	53	1			T66	7		T59	5		T62	2
values[119]	45	1			T66	2		T59	1		T62	6
values[120]	50	1			T66	1		T59	4		T62	3
values[121]	64	1			T66	2		T59	1		T62	2
values[122]	57	1			T66	5		T59	2		T62	1
values[123]	51	1			T66	2		T59	5		T62	1
values[124]	46	1			T66	1		T59	2		T62	2
values[125]	73	1			T66	2		T59	4		T62	3
values[126]	68	1			T66	1		T59	2		T62	1
values[127]	702	1			T66	26		T59	25		T62	33
values[128]	7293	1			T66	269		T59	240		T62	259