Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.spi_device_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	146562	1			T11	34		T12	508		T13	118
values[2]	11744	1			T11	3		T12	81		T13	1
values[3]	4914	1			T12	66		T30	1		T58	67
values[4]	2814	1			T12	63		T30	1		T58	52
values[5]	1806	1			T12	31		T30	1		T58	32
values[6]	1336	1			T12	11		T30	1		T58	25
values[7]	993	1			T12	8		T30	1		T58	25
values[8]	744	1			T12	4		T30	1		T58	23
values[9]	606	1			T12	2		T30	1		T58	12
values[10]	453	1			T12	3		T30	1		T58	12
values[11]	482	1			T12	5		T30	1		T58	15
values[12]	527	1			T12	2		T30	1		T58	12
values[13]	468	1			T30	1		T58	5		T68	2
values[14]	460	1			T30	1		T58	2		T68	2
values[15]	357	1			T30	1		T58	2		T68	1
values[16]	419	1			T30	1		T58	2		T68	2
values[17]	355	1			T30	1		T58	5		T68	1
values[18]	315	1			T30	1		T58	7		T68	2
values[19]	353	1			T30	1		T58	10		T68	1
values[20]	321	1			T30	1		T58	11		T68	1
values[21]	347	1			T30	1		T58	4		T68	4
values[22]	332	1			T30	1		T58	5		T112	7
values[23]	335	1			T30	1		T58	7		T112	12
values[24]	261	1			T30	1		T58	9		T112	4
values[25]	269	1			T30	1		T58	6		T112	4
values[26]	260	1			T30	1		T58	8		T112	9
values[27]	304	1			T30	1		T58	5		T112	15
values[28]	312	1			T30	1		T58	5		T112	11
values[29]	322	1			T30	1		T58	3		T112	5
values[30]	311	1			T30	1		T58	4		T112	9
values[31]	269	1			T30	1		T58	4		T112	5
values[32]	294	1			T30	1		T58	5		T112	2
values[33]	302	1			T30	1		T58	3		T112	19
values[34]	309	1			T30	1		T58	8		T112	8
values[35]	272	1			T30	1		T58	8		T112	5
values[36]	292	1			T30	1		T58	4		T112	4
values[37]	279	1			T30	1		T58	5		T112	3
values[38]	314	1			T30	1		T58	7		T112	7
values[39]	294	1			T30	1		T58	7		T112	5
values[40]	313	1			T30	1		T58	7		T112	6
values[41]	263	1			T30	1		T58	8		T112	7
values[42]	281	1			T30	1		T58	12		T112	16
values[43]	255	1			T30	1		T58	10		T112	17
values[44]	315	1			T30	1		T58	12		T112	19
values[45]	274	1			T30	1		T58	7		T112	4
values[46]	294	1			T30	1		T58	5		T112	4
values[47]	258	1			T30	1		T58	2		T112	3
values[48]	250	1			T30	1		T58	1		T112	7
values[49]	211	1			T30	1		T58	1		T112	5
values[50]	231	1			T30	1		T58	2		T112	3
values[51]	236	1			T30	1		T58	4		T112	7
values[52]	255	1			T30	1		T58	3		T112	7
values[53]	225	1			T30	1		T58	4		T112	6
values[54]	210	1			T30	1		T58	6		T112	3
values[55]	257	1			T30	1		T58	8		T112	10
values[56]	246	1			T30	1		T58	6		T112	20
values[57]	197	1			T30	1		T58	1		T112	6
values[58]	210	1			T30	1		T58	5		T112	10
values[59]	195	1			T30	1		T58	7		T112	5
values[60]	195	1			T30	1		T58	8		T112	6
values[61]	219	1			T30	1		T58	14		T112	11
values[62]	157	1			T30	1		T58	6		T112	6
values[63]	167	1			T30	1		T58	7		T112	5
values[64]	137	1			T30	1		T58	6		T335	3
values[65]	132	1			T30	1		T58	3		T335	6
values[66]	151	1			T30	1		T58	5		T335	9
values[67]	138	1			T30	1		T58	7		T335	6
values[68]	146	1			T30	1		T58	3		T335	25
values[69]	152	1			T30	1		T58	8		T335	6
values[70]	169	1			T30	1		T58	20		T360	1
values[71]	159	1			T30	1		T58	7		T360	1
values[72]	150	1			T30	1		T58	6		T360	1
values[73]	165	1			T30	1		T58	8		T360	1
values[74]	132	1			T30	1		T58	11		T360	1
values[75]	114	1			T30	1		T58	6		T360	1
values[76]	87	1			T30	1		T58	5		T360	1
values[77]	110	1			T30	1		T58	9		T360	1
values[78]	137	1			T30	1		T58	3		T360	1
values[79]	122	1			T30	2		T58	6		T360	1
values[80]	156	1			T30	1		T58	9		T360	1
values[81]	129	1			T30	1		T58	7		T360	1
values[82]	107	1			T30	1		T58	3		T360	1
values[83]	137	1			T30	1		T58	3		T360	1
values[84]	136	1			T30	1		T58	3		T360	1
values[85]	133	1			T30	1		T58	7		T360	1
values[86]	136	1			T30	1		T58	6		T360	1
values[87]	131	1			T30	1		T58	1		T360	1
values[88]	143	1			T30	1		T58	3		T360	1
values[89]	118	1			T30	1		T58	3		T360	1
values[90]	104	1			T30	1		T58	3		T360	1
values[91]	112	1			T30	1		T58	3		T360	1
values[92]	145	1			T30	1		T58	7		T360	1
values[93]	132	1			T30	1		T58	2		T360	1
values[94]	106	1			T30	1		T58	3		T360	1
values[95]	125	1			T30	1		T58	4		T360	1
values[96]	142	1			T30	2		T58	3		T360	1
values[97]	119	1			T30	1		T58	1		T360	1
values[98]	134	1			T30	1		T58	2		T360	1
values[99]	155	1			T30	1		T58	2		T360	1
values[100]	134	1			T30	1		T58	4		T360	1
values[101]	128	1			T30	1		T58	4		T360	1
values[102]	131	1			T30	1		T58	5		T360	1
values[103]	120	1			T30	1		T58	5		T360	1
values[104]	133	1			T30	1		T58	4		T360	1
values[105]	145	1			T30	1		T58	1		T360	1
values[106]	112	1			T30	1		T58	3		T360	1
values[107]	109	1			T30	1		T58	4		T360	1
values[108]	96	1			T30	1		T58	10		T360	2
values[109]	122	1			T30	3		T58	3		T360	2
values[110]	119	1			T30	2		T360	3		T343	1
values[111]	120	1			T30	2		T360	2		T343	1
values[112]	110	1			T30	8		T360	2		T343	1
values[113]	114	1			T30	1		T360	2		T343	1
values[114]	109	1			T30	2		T360	5		T343	1
values[115]	109	1			T30	2		T360	2		T343	1
values[116]	118	1			T30	2		T360	2		T343	1
values[117]	110	1			T30	4		T360	4		T343	1
values[118]	91	1			T30	1		T360	2		T343	1
values[119]	108	1			T30	2		T360	1		T343	1
values[120]	94	1			T30	1		T360	2		T343	1
values[121]	100	1			T30	1		T360	1		T343	1
values[122]	101	1			T30	3		T360	1		T343	1
values[123]	102	1			T30	1		T360	1		T343	7
values[124]	121	1			T30	2		T360	1		T343	4
values[125]	139	1			T30	1		T360	2		T343	1
values[126]	219	1			T30	8		T360	7		T343	2
values[127]	1054	1			T30	21		T360	30		T343	33
values[128]	8968	1			T30	249		T360	244		T343	257