Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.flash_ctrl__prim_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	157860	1			T11	174		T12	10		T13	19
values[2]	4461	1			T14	1		T53	2		T81	1
values[3]	2292	1			T84	30		T204	6		T55	6
values[4]	1590	1			T84	7		T204	3		T55	8
values[5]	1299	1			T84	3		T204	2		T55	13
values[6]	1133	1			T84	14		T204	1		T55	16
values[7]	954	1			T84	5		T204	3		T55	13
values[8]	804	1			T84	19		T204	2		T55	20
values[9]	811	1			T84	33		T204	4		T55	17
values[10]	830	1			T84	26		T204	4		T55	29
values[11]	784	1			T84	27		T204	3		T55	16
values[12]	736	1			T84	20		T204	2		T55	25
values[13]	757	1			T84	26		T204	3		T55	30
values[14]	651	1			T84	34		T204	1		T55	13
values[15]	492	1			T84	27		T204	1		T55	6
values[16]	484	1			T84	14		T204	1		T55	4
values[17]	482	1			T84	15		T204	1		T55	14
values[18]	464	1			T84	13		T204	2		T55	16
values[19]	356	1			T84	13		T204	2		T55	27
values[20]	318	1			T84	8		T204	6		T55	34
values[21]	322	1			T84	7		T204	3		T55	38
values[22]	246	1			T84	2		T204	5		T55	25
values[23]	216	1			T204	3		T55	12		T91	1
values[24]	200	1			T204	1		T55	1		T91	5
values[25]	182	1			T204	1		T91	6		T327	4
values[26]	157	1			T204	1		T91	3		T327	9
values[27]	141	1			T204	5		T91	1		T327	8
values[28]	149	1			T204	1		T91	4		T327	1
values[29]	141	1			T204	5		T91	2		T327	5
values[30]	130	1			T204	2		T91	1		T327	3
values[31]	118	1			T204	3		T91	2		T327	1
values[32]	119	1			T204	1		T91	1		T327	10
values[33]	114	1			T204	2		T91	2		T327	11
values[34]	116	1			T204	5		T91	1		T327	9
values[35]	132	1			T204	6		T91	1		T327	5
values[36]	122	1			T204	2		T91	4		T327	4
values[37]	129	1			T204	2		T91	2		T327	4
values[38]	134	1			T204	1		T91	1		T327	9
values[39]	117	1			T204	1		T91	3		T327	3
values[40]	108	1			T204	7		T91	1		T327	3
values[41]	101	1			T204	6		T91	2		T327	6
values[42]	79	1			T204	3		T91	1		T327	3
values[43]	97	1			T204	5		T91	2		T327	6
values[44]	71	1			T204	3		T91	4		T327	5
values[45]	72	1			T204	2		T91	3		T327	3
values[46]	86	1			T204	5		T91	2		T327	4
values[47]	73	1			T204	2		T91	1		T327	2
values[48]	82	1			T204	2		T91	1		T327	7
values[49]	83	1			T204	3		T91	2		T327	11
values[50]	72	1			T204	2		T91	2		T327	12
values[51]	72	1			T204	4		T91	1		T327	9
values[52]	66	1			T204	2		T91	1		T327	14
values[53]	79	1			T204	2		T91	1		T327	10
values[54]	66	1			T204	1		T91	5		T327	6
values[55]	73	1			T204	2		T91	2		T327	3
values[56]	71	1			T204	4		T91	4		T327	5
values[57]	71	1			T204	1		T91	4		T327	9
values[58]	61	1			T204	2		T91	2		T327	2
values[59]	70	1			T204	2		T91	2		T98	4
values[60]	56	1			T204	1		T91	2		T98	2
values[61]	64	1			T204	4		T91	2		T98	4
values[62]	72	1			T204	3		T91	2		T98	2
values[63]	65	1			T204	1		T91	3		T98	5
values[64]	82	1			T204	2		T91	3		T98	6
values[65]	64	1			T204	6		T91	2		T98	4
values[66]	64	1			T204	2		T91	4		T98	2
values[67]	70	1			T204	3		T91	3		T98	2
values[68]	56	1			T204	1		T91	1		T98	1
values[69]	66	1			T204	2		T91	1		T98	4
values[70]	70	1			T204	5		T91	2		T98	2
values[71]	61	1			T204	2		T91	4		T98	1
values[72]	68	1			T204	1		T91	3		T98	4
values[73]	74	1			T204	3		T91	3		T98	5
values[74]	78	1			T204	5		T91	1		T98	7
values[75]	87	1			T204	3		T91	1		T98	3
values[76]	83	1			T204	4		T91	1		T98	4
values[77]	86	1			T204	3		T91	2		T98	2
values[78]	78	1			T204	12		T91	2		T98	1
values[79]	67	1			T204	7		T91	1		T98	1
values[80]	86	1			T204	15		T91	3		T98	2
values[81]	95	1			T204	6		T91	3		T98	3
values[82]	111	1			T204	12		T91	2		T98	1
values[83]	88	1			T204	9		T91	1		T98	3
values[84]	87	1			T204	8		T91	2		T98	2
values[85]	91	1			T204	3		T91	2		T98	2
values[86]	107	1			T204	4		T91	4		T98	4
values[87]	89	1			T204	3		T91	4		T98	2
values[88]	83	1			T204	1		T91	5		T98	1
values[89]	95	1			T204	9		T91	3		T98	6
values[90]	75	1			T204	2		T91	2		T98	4
values[91]	89	1			T204	3		T91	2		T98	1
values[92]	91	1			T204	8		T91	4		T98	1
values[93]	97	1			T204	7		T91	2		T98	5
values[94]	94	1			T204	3		T91	3		T98	2
values[95]	91	1			T204	1		T91	3		T98	1
values[96]	85	1			T204	2		T91	3		T98	2
values[97]	85	1			T204	4		T91	1		T98	2
values[98]	102	1			T204	1		T91	6		T98	5
values[99]	109	1			T204	4		T91	2		T98	8
values[100]	101	1			T204	3		T91	2		T98	5
values[101]	121	1			T204	4		T91	2		T98	4
values[102]	92	1			T204	1		T91	1		T98	2
values[103]	104	1			T204	4		T91	1		T98	1
values[104]	95	1			T204	4		T91	4		T98	1
values[105]	101	1			T204	6		T91	5		T98	5
values[106]	88	1			T204	3		T91	4		T98	4
values[107]	80	1			T204	5		T91	1		T98	1
values[108]	99	1			T204	5		T91	2		T98	2
values[109]	107	1			T204	5		T91	2		T98	5
values[110]	117	1			T204	3		T91	1		T98	9
values[111]	102	1			T204	4		T91	1		T98	8
values[112]	117	1			T204	6		T91	2		T98	4
values[113]	113	1			T204	2		T91	3		T98	8
values[114]	91	1			T204	4		T91	3		T98	8
values[115]	112	1			T204	2		T91	8		T98	9
values[116]	123	1			T204	6		T91	18		T98	2
values[117]	121	1			T204	4		T91	7		T98	6
values[118]	121	1			T204	5		T91	7		T98	2
values[119]	103	1			T204	3		T91	4		T98	9
values[120]	128	1			T204	5		T91	9		T98	9
values[121]	174	1			T204	4		T91	7		T98	12
values[122]	178	1			T204	4		T91	15		T98	6
values[123]	178	1			T204	4		T91	17		T98	11
values[124]	281	1			T204	7		T91	24		T98	24
values[125]	528	1			T204	17		T91	28		T98	42
values[126]	790	1			T204	33		T91	45		T98	39
values[127]	1912	1			T204	24		T91	37		T98	33
values[128]	3354	1			T91	4		T98	4		T180	234