Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.i2c1_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	141112	1			T11	192		T12	20		T13	17
values[2]	9570	1			T12	1		T13	2		T53	147
values[3]	3762	1			T53	101		T68	26		T328	1
values[4]	2237	1			T53	43		T68	10		T328	1
values[5]	1435	1			T53	21		T68	21		T328	1
values[6]	977	1			T53	4		T68	6		T328	1
values[7]	702	1			T68	9		T328	1		T63	6
values[8]	530	1			T68	8		T328	1		T63	5
values[9]	431	1			T68	12		T328	1		T63	4
values[10]	325	1			T68	7		T328	1		T63	2
values[11]	314	1			T68	3		T328	1		T63	1
values[12]	357	1			T68	7		T328	1		T63	2
values[13]	306	1			T68	3		T328	1		T63	1
values[14]	355	1			T68	4		T328	1		T63	3
values[15]	333	1			T68	9		T328	1		T63	2
values[16]	267	1			T68	11		T328	1		T63	4
values[17]	288	1			T68	8		T328	1		T63	4
values[18]	300	1			T68	8		T328	1		T63	4
values[19]	313	1			T68	5		T328	1		T63	1
values[20]	264	1			T68	13		T328	1		T63	2
values[21]	265	1			T68	12		T328	1		T63	2
values[22]	267	1			T68	12		T328	1		T63	4
values[23]	290	1			T68	5		T328	1		T63	4
values[24]	272	1			T68	7		T328	1		T63	1
values[25]	302	1			T68	5		T328	1		T63	1
values[26]	334	1			T68	5		T328	1		T63	2
values[27]	303	1			T68	3		T328	1		T63	1
values[28]	287	1			T68	4		T328	1		T63	2
values[29]	241	1			T328	1		T63	4		T98	4
values[30]	238	1			T328	1		T63	6		T98	20
values[31]	283	1			T328	1		T63	2		T98	14
values[32]	265	1			T328	1		T63	1		T98	9
values[33]	306	1			T328	1		T63	2		T98	4
values[34]	278	1			T328	1		T63	2		T98	12
values[35]	267	1			T328	1		T63	2		T98	14
values[36]	264	1			T328	1		T63	1		T98	12
values[37]	265	1			T328	1		T63	4		T98	6
values[38]	252	1			T328	1		T63	8		T98	6
values[39]	236	1			T328	1		T63	1		T98	6
values[40]	271	1			T328	1		T63	7		T98	4
values[41]	295	1			T328	1		T63	7		T98	4
values[42]	272	1			T328	1		T63	1		T98	6
values[43]	213	1			T328	1		T63	1		T98	6
values[44]	211	1			T328	1		T63	3		T98	6
values[45]	193	1			T328	1		T63	1		T98	2
values[46]	194	1			T328	1		T63	3		T98	4
values[47]	206	1			T328	1		T63	2		T98	6
values[48]	251	1			T328	1		T63	2		T98	9
values[49]	221	1			T328	1		T63	2		T98	3
values[50]	221	1			T328	1		T63	2		T98	10
values[51]	210	1			T328	1		T63	2		T98	12
values[52]	227	1			T328	1		T63	1		T98	12
values[53]	280	1			T328	1		T63	5		T98	7
values[54]	247	1			T328	1		T63	9		T98	6
values[55]	197	1			T328	1		T63	8		T98	3
values[56]	202	1			T328	1		T63	7		T98	3
values[57]	180	1			T328	1		T98	1		T316	1
values[58]	173	1			T328	1		T98	6		T316	1
values[59]	224	1			T328	1		T98	4		T316	1
values[60]	217	1			T328	1		T98	1		T316	1
values[61]	202	1			T328	1		T98	4		T316	1
values[62]	178	1			T328	1		T98	3		T316	1
values[63]	172	1			T328	1		T98	1		T316	1
values[64]	137	1			T328	1		T98	7		T316	1
values[65]	110	1			T328	1		T98	2		T316	1
values[66]	110	1			T328	1		T98	1		T316	1
values[67]	141	1			T328	1		T98	3		T316	1
values[68]	131	1			T328	1		T98	9		T316	1
values[69]	116	1			T328	1		T98	11		T316	1
values[70]	110	1			T328	1		T98	6		T316	1
values[71]	98	1			T328	1		T98	7		T316	1
values[72]	127	1			T328	1		T98	4		T316	1
values[73]	101	1			T328	1		T98	9		T316	1
values[74]	98	1			T328	1		T98	10		T316	1
values[75]	102	1			T328	1		T98	3		T316	1
values[76]	108	1			T328	1		T98	5		T316	1
values[77]	102	1			T328	1		T98	4		T316	1
values[78]	80	1			T328	1		T98	1		T316	1
values[79]	75	1			T328	1		T98	8		T316	1
values[80]	73	1			T328	1		T98	3		T316	1
values[81]	67	1			T328	1		T98	2		T316	1
values[82]	65	1			T328	1		T98	4		T316	1
values[83]	109	1			T328	1		T98	4		T316	1
values[84]	104	1			T328	1		T98	15		T316	1
values[85]	72	1			T328	2		T98	6		T316	1
values[86]	70	1			T328	1		T98	6		T316	1
values[87]	94	1			T328	2		T98	5		T316	1
values[88]	80	1			T328	3		T98	5		T316	1
values[89]	75	1			T328	1		T98	7		T316	1
values[90]	86	1			T328	4		T98	9		T316	1
values[91]	77	1			T328	1		T98	9		T316	1
values[92]	58	1			T328	1		T98	7		T316	1
values[93]	70	1			T328	2		T98	7		T316	1
values[94]	61	1			T328	2		T98	2		T316	1
values[95]	61	1			T328	4		T98	2		T316	1
values[96]	72	1			T328	2		T98	6		T316	1
values[97]	55	1			T328	1		T98	1		T316	1
values[98]	62	1			T328	2		T98	1		T316	1
values[99]	50	1			T328	1		T98	3		T316	1
values[100]	82	1			T328	1		T98	4		T316	1
values[101]	67	1			T328	1		T98	5		T316	1
values[102]	67	1			T328	2		T98	6		T316	1
values[103]	71	1			T328	2		T98	10		T316	1
values[104]	79	1			T328	7		T98	7		T316	1
values[105]	60	1			T328	2		T98	6		T316	1
values[106]	56	1			T328	1		T98	1		T316	1
values[107]	57	1			T328	1		T98	1		T316	1
values[108]	69	1			T328	7		T98	4		T316	1
values[109]	84	1			T328	1		T98	9		T316	1
values[110]	72	1			T328	4		T98	14		T316	1
values[111]	68	1			T328	1		T98	8		T316	1
values[112]	71	1			T328	3		T98	5		T316	1
values[113]	53	1			T328	4		T98	3		T316	1
values[114]	50	1			T328	5		T98	2		T316	1
values[115]	42	1			T328	1		T98	2		T316	1
values[116]	41	1			T328	1		T98	4		T316	1
values[117]	52	1			T328	1		T98	2		T316	1
values[118]	46	1			T328	4		T98	4		T316	1
values[119]	38	1			T328	1		T98	1		T316	1
values[120]	48	1			T328	1		T98	3		T316	1
values[121]	36	1			T328	1		T98	1		T316	1
values[122]	50	1			T328	3		T98	4		T316	1
values[123]	73	1			T328	4		T98	4		T316	1
values[124]	64	1			T328	1		T98	2		T316	2
values[125]	72	1			T328	1		T98	6		T316	1
values[126]	143	1			T328	2		T98	4		T316	3
values[127]	742	1			T328	33		T98	1		T316	35
values[128]	5457	1			T328	263		T98	1		T316	367