Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.kmac_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	157468	1			T11	175		T12	9		T13	15
values[2]	4346	1			T28	4		T53	211		T80	4
values[3]	2334	1			T53	144		T54	1		T328	1
values[4]	1747	1			T53	116		T328	1		T322	1
values[5]	1264	1			T53	92		T328	1		T322	1
values[6]	1053	1			T53	103		T328	1		T322	1
values[7]	815	1			T53	77		T328	1		T322	1
values[8]	696	1			T53	65		T328	1		T322	1
values[9]	600	1			T53	53		T328	1		T322	1
values[10]	574	1			T53	34		T328	1		T322	1
values[11]	503	1			T53	10		T328	1		T322	1
values[12]	441	1			T53	15		T328	1		T322	1
values[13]	434	1			T53	9		T328	1		T322	1
values[14]	399	1			T53	15		T328	1		T322	1
values[15]	360	1			T53	15		T328	1		T322	1
values[16]	366	1			T53	18		T328	1		T322	1
values[17]	353	1			T53	29		T328	1		T322	1
values[18]	339	1			T53	15		T328	1		T322	1
values[19]	297	1			T53	18		T328	1		T322	1
values[20]	256	1			T53	12		T328	1		T322	1
values[21]	211	1			T53	10		T328	1		T322	1
values[22]	156	1			T53	1		T328	1		T322	1
values[23]	124	1			T328	1		T322	1		T98	5
values[24]	123	1			T328	1		T322	1		T98	3
values[25]	97	1			T328	1		T322	1		T98	3
values[26]	118	1			T328	1		T322	1		T98	1
values[27]	116	1			T328	1		T322	1		T98	3
values[28]	98	1			T328	1		T322	1		T98	1
values[29]	115	1			T328	1		T322	1		T98	2
values[30]	86	1			T328	1		T322	1		T98	1
values[31]	110	1			T328	1		T322	1		T98	2
values[32]	92	1			T328	1		T322	1		T98	4
values[33]	70	1			T328	1		T322	1		T98	3
values[34]	55	1			T328	1		T322	1		T98	1
values[35]	54	1			T328	1		T322	1		T98	3
values[36]	49	1			T328	1		T322	1		T98	3
values[37]	54	1			T328	1		T322	1		T98	5
values[38]	58	1			T328	1		T322	1		T98	4
values[39]	76	1			T328	1		T322	1		T98	1
values[40]	82	1			T328	1		T322	1		T98	2
values[41]	100	1			T328	1		T322	1		T98	3
values[42]	101	1			T328	1		T322	1		T98	2
values[43]	75	1			T328	1		T322	1		T98	1
values[44]	83	1			T328	1		T322	1		T98	1
values[45]	84	1			T328	1		T322	1		T98	4
values[46]	64	1			T328	1		T322	1		T98	1
values[47]	46	1			T328	1		T322	1		T98	1
values[48]	73	1			T328	1		T322	1		T98	2
values[49]	55	1			T328	1		T322	1		T98	1
values[50]	52	1			T328	1		T322	1		T98	1
values[51]	47	1			T328	1		T322	1		T98	1
values[52]	45	1			T328	1		T322	1		T98	3
values[53]	46	1			T328	1		T322	1		T98	2
values[54]	42	1			T328	1		T322	1		T98	1
values[55]	44	1			T328	1		T322	1		T98	1
values[56]	46	1			T328	1		T322	1		T98	2
values[57]	42	1			T328	1		T322	1		T98	1
values[58]	48	1			T328	1		T322	1		T98	3
values[59]	49	1			T328	1		T322	1		T98	1
values[60]	52	1			T328	1		T322	1		T98	2
values[61]	47	1			T328	1		T322	1		T98	3
values[62]	40	1			T328	1		T322	1		T98	1
values[63]	47	1			T328	1		T322	1		T98	2
values[64]	55	1			T328	1		T322	1		T98	2
values[65]	50	1			T328	1		T322	1		T98	5
values[66]	49	1			T328	1		T322	1		T98	3
values[67]	53	1			T328	1		T322	1		T98	2
values[68]	48	1			T328	1		T322	1		T98	1
values[69]	59	1			T328	1		T322	2		T98	6
values[70]	66	1			T328	1		T322	1		T98	4
values[71]	41	1			T328	1		T322	1		T98	3
values[72]	41	1			T328	1		T322	1		T98	2
values[73]	47	1			T328	1		T322	1		T98	1
values[74]	49	1			T328	1		T322	1		T98	3
values[75]	53	1			T328	1		T322	1		T98	3
values[76]	55	1			T328	1		T322	1		T98	3
values[77]	52	1			T328	1		T322	1		T98	1
values[78]	59	1			T328	1		T322	1		T98	4
values[79]	50	1			T328	1		T322	1		T98	1
values[80]	42	1			T328	1		T322	1		T98	8
values[81]	54	1			T328	1		T322	1		T98	4
values[82]	46	1			T328	1		T322	1		T98	2
values[83]	66	1			T328	1		T322	1		T98	6
values[84]	59	1			T328	1		T322	1		T98	5
values[85]	48	1			T328	1		T322	1		T98	3
values[86]	63	1			T328	1		T322	1		T98	5
values[87]	55	1			T328	1		T322	2		T98	2
values[88]	57	1			T328	1		T322	1		T98	3
values[89]	49	1			T328	1		T322	1		T98	3
values[90]	62	1			T328	1		T322	1		T98	1
values[91]	69	1			T328	1		T322	1		T98	2
values[92]	57	1			T328	1		T322	1		T98	2
values[93]	61	1			T328	1		T322	1		T98	6
values[94]	54	1			T328	1		T322	1		T98	2
values[95]	49	1			T328	1		T322	1		T98	2
values[96]	50	1			T328	1		T322	1		T98	4
values[97]	69	1			T328	1		T322	1		T98	2
values[98]	71	1			T328	1		T322	1		T98	2
values[99]	72	1			T328	1		T322	1		T98	4
values[100]	75	1			T328	2		T322	1		T98	8
values[101]	64	1			T328	2		T322	1		T98	4
values[102]	70	1			T328	1		T322	1		T98	11
values[103]	77	1			T328	1		T322	1		T98	12
values[104]	81	1			T328	1		T322	1		T98	1
values[105]	67	1			T328	2		T322	1		T98	3
values[106]	66	1			T328	4		T322	1		T98	4
values[107]	66	1			T328	3		T322	1		T98	1
values[108]	69	1			T328	3		T322	1		T98	1
values[109]	94	1			T328	2		T322	1		T98	3
values[110]	68	1			T328	1		T322	1		T98	2
values[111]	80	1			T328	1		T322	4		T98	2
values[112]	64	1			T328	2		T322	3		T98	3
values[113]	66	1			T328	3		T322	3		T98	4
values[114]	81	1			T328	4		T322	3		T98	3
values[115]	69	1			T328	3		T322	2		T98	8
values[116]	77	1			T328	3		T322	1		T98	7
values[117]	72	1			T328	4		T322	1		T98	3
values[118]	93	1			T328	4		T322	1		T98	4
values[119]	78	1			T328	1		T322	1		T98	7
values[120]	102	1			T328	1		T322	5		T98	6
values[121]	89	1			T328	1		T322	6		T98	4
values[122]	97	1			T328	1		T322	3		T98	9
values[123]	133	1			T328	2		T322	2		T98	6
values[124]	262	1			T328	1		T322	9		T98	6
values[125]	440	1			T328	1		T322	2		T98	23
values[126]	713	1			T328	29		T322	11		T98	64
values[127]	1665	1			T328	134		T322	97		T98	28
values[128]	2689	1			T328	209		T322	203		T98	1