Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.lc_ctrl_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	136796	1			T11	189		T12	12		T13	14
values[2]	8917	1			T13	2		T14	69		T28	121
values[3]	3815	1			T14	6		T28	3		T78	31
values[4]	2367	1			T14	2		T28	7		T78	23
values[5]	1319	1			T28	6		T78	7		T82	1
values[6]	935	1			T28	8		T78	4		T82	1
values[7]	719	1			T28	5		T78	7		T82	1
values[8]	507	1			T28	7		T78	9		T82	1
values[9]	396	1			T28	5		T78	10		T82	1
values[10]	366	1			T28	11		T78	3		T82	1
values[11]	384	1			T28	6		T78	7		T82	1
values[12]	357	1			T28	3		T78	7		T82	1
values[13]	365	1			T28	5		T78	18		T82	1
values[14]	280	1			T28	5		T78	10		T82	1
values[15]	280	1			T28	5		T78	9		T82	1
values[16]	274	1			T28	4		T78	9		T82	1
values[17]	266	1			T28	4		T78	5		T82	1
values[18]	295	1			T28	2		T78	5		T82	1
values[19]	266	1			T28	1		T78	2		T82	1
values[20]	248	1			T82	1		T58	11		T61	7
values[21]	281	1			T82	1		T58	7		T61	4
values[22]	266	1			T82	1		T58	5		T61	3
values[23]	284	1			T82	1		T58	13		T61	2
values[24]	275	1			T82	1		T58	15		T61	10
values[25]	259	1			T82	1		T58	5		T61	22
values[26]	259	1			T82	1		T58	7		T61	11
values[27]	253	1			T82	1		T58	4		T61	5
values[28]	261	1			T82	1		T58	7		T61	4
values[29]	223	1			T82	1		T58	5		T61	3
values[30]	249	1			T82	1		T58	10		T61	3
values[31]	223	1			T82	1		T58	14		T61	3
values[32]	257	1			T82	1		T58	9		T61	10
values[33]	254	1			T82	1		T58	9		T61	7
values[34]	245	1			T82	1		T58	8		T61	22
values[35]	233	1			T82	1		T58	4		T61	10
values[36]	246	1			T82	1		T58	4		T61	6
values[37]	251	1			T82	1		T58	4		T61	3
values[38]	264	1			T82	1		T58	7		T61	4
values[39]	225	1			T82	1		T58	9		T61	11
values[40]	231	1			T82	1		T58	8		T61	12
values[41]	240	1			T82	1		T58	10		T61	9
values[42]	234	1			T82	1		T58	4		T61	7
values[43]	249	1			T82	1		T58	6		T61	6
values[44]	283	1			T82	1		T58	19		T61	3
values[45]	265	1			T82	1		T58	9		T61	12
values[46]	216	1			T82	1		T58	5		T61	3
values[47]	219	1			T82	1		T58	5		T61	3
values[48]	194	1			T82	1		T58	8		T61	4
values[49]	207	1			T82	1		T58	14		T61	6
values[50]	207	1			T82	1		T58	11		T61	4
values[51]	212	1			T82	1		T58	10		T61	5
values[52]	194	1			T82	1		T58	6		T61	3
values[53]	190	1			T82	1		T58	19		T61	8
values[54]	191	1			T82	1		T58	15		T61	10
values[55]	168	1			T82	1		T58	6		T61	15
values[56]	174	1			T82	1		T58	9		T61	12
values[57]	188	1			T82	1		T58	6		T61	4
values[58]	186	1			T82	1		T58	8		T61	4
values[59]	186	1			T82	1		T58	8		T61	6
values[60]	215	1			T82	1		T58	9		T61	6
values[61]	197	1			T82	1		T58	5		T61	4
values[62]	188	1			T82	1		T58	3		T61	10
values[63]	148	1			T82	1		T58	3		T61	4
values[64]	152	1			T82	1		T58	3		T61	5
values[65]	196	1			T82	1		T58	4		T61	5
values[66]	183	1			T82	1		T58	7		T61	12
values[67]	140	1			T82	1		T58	6		T61	2
values[68]	107	1			T82	1		T323	2		T118	1
values[69]	109	1			T82	1		T323	6		T118	1
values[70]	105	1			T82	1		T323	7		T118	1
values[71]	108	1			T82	2		T323	11		T118	1
values[72]	120	1			T82	1		T323	12		T118	1
values[73]	115	1			T82	1		T323	11		T118	1
values[74]	87	1			T82	1		T323	4		T118	1
values[75]	82	1			T82	1		T323	6		T118	1
values[76]	89	1			T82	1		T323	5		T118	1
values[77]	77	1			T82	1		T323	5		T118	1
values[78]	71	1			T82	1		T323	6		T118	1
values[79]	60	1			T82	1		T323	2		T118	1
values[80]	70	1			T82	1		T118	1		T324	1
values[81]	50	1			T82	1		T118	1		T324	1
values[82]	76	1			T82	1		T118	1		T324	1
values[83]	74	1			T82	1		T118	1		T324	1
values[84]	71	1			T82	1		T118	1		T324	1
values[85]	75	1			T82	1		T118	1		T324	1
values[86]	58	1			T82	1		T118	1		T324	1
values[87]	68	1			T82	1		T118	3		T324	1
values[88]	60	1			T82	1		T118	2		T324	1
values[89]	69	1			T82	1		T118	2		T324	1
values[90]	88	1			T82	1		T118	1		T324	1
values[91]	74	1			T82	1		T118	2		T324	1
values[92]	69	1			T82	2		T118	2		T324	1
values[93]	81	1			T82	5		T118	1		T324	1
values[94]	72	1			T82	1		T118	1		T324	1
values[95]	70	1			T82	3		T118	5		T324	1
values[96]	48	1			T82	1		T118	1		T324	1
values[97]	62	1			T82	2		T118	8		T324	1
values[98]	74	1			T82	2		T118	2		T324	1
values[99]	54	1			T82	2		T118	2		T324	1
values[100]	55	1			T82	4		T118	1		T324	1
values[101]	65	1			T82	1		T118	3		T324	1
values[102]	57	1			T82	3		T118	4		T324	1
values[103]	84	1			T82	2		T118	3		T324	2
values[104]	58	1			T82	1		T118	1		T324	1
values[105]	70	1			T82	1		T118	2		T324	2
values[106]	67	1			T82	1		T118	3		T324	3
values[107]	60	1			T82	1		T118	1		T324	2
values[108]	80	1			T82	1		T118	7		T324	5
values[109]	89	1			T82	2		T118	3		T324	2
values[110]	75	1			T82	8		T118	1		T324	4
values[111]	72	1			T82	2		T118	1		T324	2
values[112]	85	1			T82	2		T118	3		T324	3
values[113]	104	1			T82	1		T118	2		T324	3
values[114]	72	1			T82	1		T118	3		T324	1
values[115]	73	1			T82	1		T118	2		T324	1
values[116]	87	1			T82	5		T118	1		T324	3
values[117]	83	1			T82	1		T118	2		T324	1
values[118]	75	1			T82	4		T118	3		T324	2
values[119]	68	1			T82	2		T118	4		T324	2
values[120]	67	1			T82	2		T118	1		T324	3
values[121]	52	1			T82	2		T118	2		T324	1
values[122]	80	1			T82	8		T118	1		T324	2
values[123]	69	1			T82	2		T118	1		T324	2
values[124]	95	1			T82	3		T118	1		T324	2
values[125]	92	1			T82	2		T118	1		T324	1
values[126]	131	1			T82	3		T118	2		T324	1
values[127]	761	1			T82	30		T118	33		T324	27
values[128]	5803	1			T82	277		T118	272		T324	300