Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.otp_ctrl__prim_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	142610	1			T11	180		T12	8		T13	8
values[2]	11786	1			T28	1		T53	122		T81	2
values[3]	5133	1			T53	63		T81	1		T54	1
values[4]	2832	1			T53	39		T82	1		T328	1
values[5]	1677	1			T53	16		T82	1		T328	1
values[6]	1112	1			T53	18		T82	1		T328	1
values[7]	769	1			T53	7		T82	1		T328	1
values[8]	565	1			T53	4		T82	1		T328	1
values[9]	448	1			T53	5		T82	1		T328	1
values[10]	413	1			T53	15		T82	1		T328	1
values[11]	389	1			T53	49		T82	1		T328	1
values[12]	380	1			T53	46		T82	1		T328	1
values[13]	276	1			T53	14		T82	1		T328	1
values[14]	287	1			T53	4		T82	1		T328	1
values[15]	306	1			T82	1		T328	1		T322	1
values[16]	255	1			T82	1		T328	1		T322	1
values[17]	296	1			T82	1		T328	1		T322	1
values[18]	276	1			T82	1		T328	1		T322	1
values[19]	306	1			T82	1		T328	1		T322	1
values[20]	256	1			T82	1		T328	1		T322	1
values[21]	248	1			T82	1		T328	1		T322	1
values[22]	246	1			T82	1		T328	1		T322	1
values[23]	239	1			T82	1		T328	1		T322	1
values[24]	253	1			T82	1		T328	1		T322	1
values[25]	264	1			T82	1		T328	1		T322	1
values[26]	300	1			T82	1		T328	1		T322	1
values[27]	263	1			T82	1		T328	1		T322	1
values[28]	244	1			T82	1		T328	1		T322	1
values[29]	237	1			T82	1		T328	1		T322	1
values[30]	226	1			T82	1		T328	1		T322	1
values[31]	251	1			T82	1		T328	1		T322	1
values[32]	231	1			T82	1		T328	1		T322	1
values[33]	223	1			T82	1		T328	1		T322	1
values[34]	234	1			T82	1		T328	1		T322	1
values[35]	204	1			T82	1		T328	1		T322	1
values[36]	209	1			T82	1		T328	1		T322	1
values[37]	219	1			T82	1		T328	1		T322	1
values[38]	218	1			T82	1		T328	1		T322	1
values[39]	257	1			T82	1		T328	1		T322	1
values[40]	237	1			T82	1		T328	1		T322	1
values[41]	213	1			T82	1		T328	1		T322	1
values[42]	236	1			T82	1		T328	1		T322	1
values[43]	221	1			T82	1		T328	1		T322	1
values[44]	213	1			T82	1		T328	1		T322	1
values[45]	224	1			T82	1		T328	1		T322	1
values[46]	225	1			T82	1		T328	1		T322	1
values[47]	223	1			T82	1		T328	1		T322	1
values[48]	252	1			T82	1		T328	1		T322	1
values[49]	164	1			T82	1		T328	1		T322	1
values[50]	186	1			T82	1		T328	1		T322	1
values[51]	283	1			T82	1		T328	1		T322	1
values[52]	167	1			T82	1		T328	1		T322	1
values[53]	214	1			T82	1		T328	1		T322	1
values[54]	223	1			T82	1		T328	1		T322	1
values[55]	228	1			T82	1		T328	1		T322	1
values[56]	194	1			T82	1		T328	1		T322	1
values[57]	177	1			T82	1		T328	1		T322	1
values[58]	227	1			T82	1		T328	1		T322	1
values[59]	203	1			T82	1		T328	1		T322	1
values[60]	184	1			T82	1		T328	1		T322	1
values[61]	157	1			T82	1		T328	1		T322	1
values[62]	161	1			T82	1		T328	1		T322	1
values[63]	163	1			T82	1		T328	1		T322	1
values[64]	204	1			T82	1		T328	1		T322	1
values[65]	187	1			T82	1		T328	1		T322	1
values[66]	161	1			T82	1		T328	1		T322	1
values[67]	125	1			T82	1		T328	1		T322	1
values[68]	130	1			T82	1		T328	1		T322	1
values[69]	109	1			T82	1		T328	1		T322	1
values[70]	124	1			T82	1		T328	1		T322	1
values[71]	113	1			T82	1		T328	1		T322	1
values[72]	149	1			T82	1		T328	1		T322	1
values[73]	75	1			T82	1		T328	1		T322	1
values[74]	91	1			T82	1		T328	1		T322	1
values[75]	93	1			T82	1		T328	1		T322	1
values[76]	74	1			T82	1		T328	1		T322	1
values[77]	79	1			T82	1		T328	1		T322	1
values[78]	72	1			T82	1		T328	1		T322	1
values[79]	76	1			T82	1		T328	1		T322	1
values[80]	66	1			T82	1		T328	1		T322	1
values[81]	79	1			T82	1		T328	1		T322	1
values[82]	72	1			T82	1		T328	1		T322	1
values[83]	77	1			T82	1		T328	1		T322	2
values[84]	70	1			T82	1		T328	1		T322	1
values[85]	63	1			T82	1		T328	1		T322	1
values[86]	53	1			T82	1		T328	1		T322	1
values[87]	69	1			T82	1		T328	1		T322	1
values[88]	54	1			T82	1		T328	1		T322	1
values[89]	56	1			T82	1		T328	1		T322	1
values[90]	64	1			T82	1		T328	1		T322	1
values[91]	66	1			T82	1		T328	1		T322	1
values[92]	84	1			T82	1		T328	1		T322	1
values[93]	70	1			T82	1		T328	1		T322	1
values[94]	57	1			T82	1		T328	1		T322	1
values[95]	59	1			T82	1		T328	1		T322	1
values[96]	75	1			T82	1		T328	7		T322	1
values[97]	85	1			T82	1		T328	1		T322	1
values[98]	59	1			T82	1		T328	1		T322	1
values[99]	79	1			T82	1		T328	4		T322	1
values[100]	62	1			T82	1		T328	7		T322	1
values[101]	68	1			T82	1		T328	4		T322	1
values[102]	70	1			T82	2		T328	1		T322	1
values[103]	50	1			T82	2		T328	2		T322	1
values[104]	60	1			T82	1		T328	1		T322	1
values[105]	52	1			T82	2		T328	1		T322	2
values[106]	51	1			T82	1		T328	3		T322	1
values[107]	61	1			T82	1		T328	2		T322	2
values[108]	66	1			T82	2		T328	1		T322	1
values[109]	73	1			T82	1		T328	1		T322	3
values[110]	65	1			T82	3		T328	1		T322	2
values[111]	62	1			T82	1		T328	3		T322	1
values[112]	52	1			T82	2		T328	4		T322	3
values[113]	67	1			T82	1		T328	9		T322	4
values[114]	58	1			T82	3		T328	2		T322	2
values[115]	65	1			T82	1		T328	5		T322	2
values[116]	71	1			T82	2		T328	2		T322	3
values[117]	58	1			T82	2		T328	1		T322	7
values[118]	59	1			T82	2		T328	1		T322	2
values[119]	78	1			T82	2		T328	1		T322	16
values[120]	52	1			T82	1		T328	2		T322	3
values[121]	56	1			T82	2		T328	1		T322	1
values[122]	57	1			T82	2		T328	1		T322	1
values[123]	69	1			T82	5		T328	1		T322	2
values[124]	69	1			T82	1		T328	1		T322	8
values[125]	73	1			T82	4		T328	2		T322	1
values[126]	114	1			T82	3		T328	1		T322	3
values[127]	748	1			T82	30		T328	26		T322	36
values[128]	5957	1			T82	342		T328	287		T322	331