Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.rstmgr_aon_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	143114	1			T11	444		T12	10		T13	10
values[2]	9957	1			T11	109		T14	1		T28	78
values[3]	3759	1			T11	35		T64	1		T68	9
values[4]	2212	1			T11	9		T68	20		T82	1
values[5]	1338	1			T68	18		T82	1		T203	13
values[6]	1071	1			T68	19		T82	1		T203	5
values[7]	776	1			T68	9		T82	1		T203	6
values[8]	612	1			T68	13		T82	1		T322	2
values[9]	611	1			T68	19		T82	1		T322	2
values[10]	466	1			T68	14		T82	1		T322	2
values[11]	380	1			T68	10		T82	1		T322	2
values[12]	396	1			T68	26		T82	1		T322	2
values[13]	341	1			T68	10		T82	1		T322	2
values[14]	396	1			T68	28		T82	1		T322	2
values[15]	372	1			T68	14		T82	1		T322	3
values[16]	313	1			T68	9		T82	1		T322	2
values[17]	354	1			T68	9		T82	1		T322	2
values[18]	366	1			T68	18		T82	1		T322	2
values[19]	379	1			T68	17		T82	1		T322	2
values[20]	321	1			T68	11		T82	1		T322	2
values[21]	311	1			T68	13		T82	1		T322	2
values[22]	301	1			T68	18		T82	1		T322	2
values[23]	337	1			T68	33		T82	1		T322	2
values[24]	337	1			T68	23		T82	1		T322	2
values[25]	390	1			T68	18		T82	1		T322	2
values[26]	366	1			T68	17		T82	1		T322	2
values[27]	346	1			T68	11		T82	1		T322	2
values[28]	313	1			T68	14		T82	1		T322	2
values[29]	316	1			T68	13		T82	1		T322	2
values[30]	342	1			T68	15		T82	1		T322	3
values[31]	404	1			T68	15		T82	1		T322	2
values[32]	299	1			T68	14		T82	1		T322	2
values[33]	367	1			T68	13		T82	1		T322	2
values[34]	334	1			T68	7		T82	1		T322	2
values[35]	323	1			T68	7		T82	1		T322	2
values[36]	311	1			T68	14		T82	1		T322	2
values[37]	328	1			T68	9		T82	1		T322	2
values[38]	338	1			T68	19		T82	1		T322	2
values[39]	365	1			T68	18		T82	1		T322	2
values[40]	343	1			T68	6		T82	1		T322	2
values[41]	319	1			T68	11		T82	1		T322	2
values[42]	312	1			T68	19		T82	1		T322	2
values[43]	304	1			T68	6		T82	1		T322	2
values[44]	311	1			T68	17		T82	1		T322	2
values[45]	306	1			T68	20		T82	1		T322	2
values[46]	318	1			T68	11		T82	1		T322	2
values[47]	291	1			T68	18		T82	1		T322	2
values[48]	280	1			T68	11		T82	1		T322	2
values[49]	288	1			T68	14		T82	1		T322	2
values[50]	300	1			T68	25		T82	1		T322	2
values[51]	287	1			T68	10		T82	1		T322	2
values[52]	267	1			T68	12		T82	1		T322	2
values[53]	237	1			T68	8		T82	1		T322	2
values[54]	251	1			T68	11		T82	1		T322	2
values[55]	258	1			T68	26		T82	1		T322	2
values[56]	240	1			T68	25		T82	1		T322	2
values[57]	213	1			T68	22		T82	1		T322	2
values[58]	220	1			T68	12		T82	1		T322	2
values[59]	252	1			T68	11		T82	1		T322	2
values[60]	234	1			T68	8		T82	1		T322	2
values[61]	193	1			T68	12		T82	1		T322	2
values[62]	151	1			T68	9		T82	1		T322	2
values[63]	183	1			T68	6		T82	1		T322	2
values[64]	155	1			T68	6		T82	1		T322	2
values[65]	175	1			T68	6		T82	1		T322	2
values[66]	122	1			T68	3		T82	1		T322	2
values[67]	154	1			T68	3		T82	1		T322	2
values[68]	102	1			T68	12		T82	1		T322	2
values[69]	82	1			T68	9		T82	1		T322	2
values[70]	53	1			T68	2		T82	1		T322	2
values[71]	41	1			T82	1		T322	2		T58	5
values[72]	54	1			T82	1		T322	2		T58	7
values[73]	46	1			T82	1		T322	2		T58	2
values[74]	35	1			T82	1		T322	2		T333	1
values[75]	30	1			T82	1		T322	2		T333	1
values[76]	26	1			T82	1		T322	2		T333	1
values[77]	40	1			T82	1		T322	2		T333	7
values[78]	56	1			T82	1		T322	2		T333	2
values[79]	32	1			T82	1		T322	2		T333	3
values[80]	46	1			T82	1		T322	2		T333	2
values[81]	44	1			T82	1		T322	2		T333	8
values[82]	44	1			T82	1		T322	2		T333	2
values[83]	44	1			T82	1		T322	3		T333	3
values[84]	56	1			T82	1		T322	10		T333	4
values[85]	48	1			T82	1		T322	3		T333	5
values[86]	40	1			T82	1		T322	3		T333	1
values[87]	45	1			T82	1		T322	3		T333	1
values[88]	45	1			T82	1		T322	4		T333	4
values[89]	46	1			T82	1		T322	6		T333	3
values[90]	44	1			T82	1		T322	4		T333	1
values[91]	38	1			T82	1		T322	4		T333	1
values[92]	47	1			T82	1		T322	2		T333	2
values[93]	44	1			T82	1		T322	3		T333	4
values[94]	53	1			T82	1		T322	3		T333	1
values[95]	74	1			T82	1		T322	3		T333	2
values[96]	60	1			T82	1		T322	6		T333	3
values[97]	58	1			T82	1		T322	4		T333	2
values[98]	53	1			T82	1		T322	6		T333	3
values[99]	62	1			T82	1		T322	4		T333	1
values[100]	50	1			T82	1		T322	4		T333	5
values[101]	57	1			T82	1		T322	6		T333	4
values[102]	57	1			T82	1		T322	3		T333	3
values[103]	49	1			T82	1		T322	4		T333	1
values[104]	58	1			T82	4		T322	4		T333	1
values[105]	61	1			T82	2		T322	4		T333	3
values[106]	69	1			T82	2		T322	6		T333	5
values[107]	72	1			T82	2		T322	7		T333	2
values[108]	51	1			T82	2		T322	6		T333	2
values[109]	53	1			T82	2		T322	5		T333	7
values[110]	62	1			T82	7		T322	5		T333	2
values[111]	45	1			T82	3		T322	3		T333	2
values[112]	52	1			T82	1		T322	3		T333	3
values[113]	53	1			T82	1		T322	6		T333	1
values[114]	42	1			T82	1		T322	5		T333	3
values[115]	42	1			T82	1		T322	4		T333	3
values[116]	52	1			T82	3		T322	7		T333	2
values[117]	47	1			T82	6		T322	5		T333	3
values[118]	72	1			T82	1		T322	3		T333	1
values[119]	37	1			T82	1		T322	2		T333	2
values[120]	44	1			T82	1		T322	2		T333	1
values[121]	46	1			T82	1		T322	3		T333	1
values[122]	45	1			T82	1		T322	2		T333	1
values[123]	44	1			T82	1		T322	2		T333	1
values[124]	67	1			T82	4		T322	10		T333	2
values[125]	62	1			T82	1		T322	2		T333	8
values[126]	70	1			T82	2		T322	4		T333	8
values[127]	678	1			T82	41		T322	65		T333	30
values[128]	6460	1			T82	379		T322	540		T333	280