Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.rv_timer_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	139062	1			T11	453		T12	9		T13	17
values[2]	8326	1			T11	131		T13	1		T14	1
values[3]	3480	1			T11	54		T80	2		T322	1
values[4]	2295	1			T11	15		T322	1		T63	107
values[5]	1449	1			T11	7		T322	1		T63	41
values[6]	1035	1			T11	7		T322	1		T63	23
values[7]	727	1			T11	10		T322	1		T63	29
values[8]	577	1			T11	4		T322	1		T63	8
values[9]	411	1			T11	6		T322	1		T63	11
values[10]	442	1			T11	2		T322	1		T63	11
values[11]	392	1			T322	1		T63	9		T91	11
values[12]	347	1			T322	1		T91	3		T98	4
values[13]	342	1			T322	1		T91	5		T98	5
values[14]	376	1			T322	1		T91	5		T98	5
values[15]	369	1			T322	1		T91	4		T98	6
values[16]	365	1			T322	1		T91	6		T98	9
values[17]	304	1			T322	1		T91	7		T98	17
values[18]	307	1			T322	1		T91	4		T98	4
values[19]	349	1			T322	1		T91	3		T98	3
values[20]	280	1			T322	1		T91	3		T98	5
values[21]	315	1			T322	1		T91	3		T98	3
values[22]	326	1			T322	1		T91	1		T98	7
values[23]	300	1			T322	1		T91	4		T98	4
values[24]	353	1			T322	1		T91	2		T98	12
values[25]	339	1			T322	1		T91	2		T98	7
values[26]	345	1			T322	1		T91	1		T98	3
values[27]	302	1			T322	1		T91	2		T98	9
values[28]	301	1			T322	1		T91	1		T98	4
values[29]	326	1			T322	1		T91	5		T98	7
values[30]	315	1			T322	1		T91	2		T98	7
values[31]	326	1			T322	1		T91	3		T98	10
values[32]	313	1			T322	1		T91	4		T98	8
values[33]	314	1			T322	1		T91	7		T98	15
values[34]	325	1			T322	1		T91	4		T98	14
values[35]	268	1			T322	1		T91	1		T98	13
values[36]	343	1			T322	1		T91	2		T98	15
values[37]	303	1			T322	1		T91	2		T98	12
values[38]	293	1			T322	1		T91	2		T98	3
values[39]	290	1			T322	1		T91	1		T98	4
values[40]	254	1			T322	1		T91	1		T98	7
values[41]	260	1			T322	1		T91	3		T98	3
values[42]	280	1			T322	1		T91	1		T98	2
values[43]	312	1			T322	1		T91	1		T98	8
values[44]	252	1			T322	1		T91	2		T98	12
values[45]	310	1			T322	1		T91	5		T98	11
values[46]	235	1			T322	1		T91	2		T98	9
values[47]	288	1			T322	1		T98	5		T134	11
values[48]	273	1			T322	1		T98	9		T134	8
values[49]	293	1			T322	1		T98	5		T134	8
values[50]	327	1			T322	1		T98	8		T134	5
values[51]	280	1			T322	1		T98	11		T134	8
values[52]	273	1			T322	1		T98	6		T134	7
values[53]	293	1			T322	1		T98	8		T134	11
values[54]	245	1			T322	1		T98	3		T134	18
values[55]	234	1			T322	1		T98	4		T134	12
values[56]	235	1			T322	1		T98	3		T134	6
values[57]	251	1			T322	1		T98	5		T134	20
values[58]	282	1			T322	1		T98	13		T134	7
values[59]	242	1			T322	1		T98	10		T134	4
values[60]	185	1			T322	1		T98	13		T134	2
values[61]	226	1			T322	1		T98	9		T134	5
values[62]	211	1			T322	1		T98	10		T134	12
values[63]	198	1			T322	1		T98	4		T134	5
values[64]	203	1			T322	1		T98	2		T134	5
values[65]	165	1			T322	1		T98	5		T134	3
values[66]	161	1			T322	1		T98	7		T134	7
values[67]	216	1			T322	1		T98	19		T134	9
values[68]	150	1			T322	1		T98	22		T134	6
values[69]	164	1			T322	1		T98	22		T134	6
values[70]	156	1			T322	1		T98	28		T134	6
values[71]	165	1			T322	1		T98	22		T134	7
values[72]	125	1			T322	2		T98	20		T134	4
values[73]	128	1			T322	1		T98	13		T134	8
values[74]	136	1			T322	1		T98	17		T134	5
values[75]	121	1			T322	1		T98	25		T334	1
values[76]	100	1			T322	1		T98	16		T334	1
values[77]	84	1			T322	1		T98	21		T334	1
values[78]	96	1			T322	1		T98	28		T334	1
values[79]	92	1			T322	1		T98	14		T334	1
values[80]	87	1			T322	1		T98	24		T334	1
values[81]	79	1			T322	1		T98	17		T334	1
values[82]	56	1			T322	1		T98	9		T334	1
values[83]	69	1			T322	1		T98	9		T334	1
values[84]	64	1			T322	1		T98	10		T334	1
values[85]	78	1			T322	1		T98	20		T334	1
values[86]	99	1			T322	1		T98	25		T334	1
values[87]	88	1			T322	1		T98	21		T334	1
values[88]	92	1			T322	1		T98	9		T334	1
values[89]	93	1			T322	1		T98	15		T334	1
values[90]	85	1			T322	1		T98	17		T334	1
values[91]	87	1			T322	1		T98	14		T334	1
values[92]	85	1			T322	1		T98	19		T334	1
values[93]	60	1			T322	1		T98	5		T334	1
values[94]	79	1			T322	1		T98	4		T334	1
values[95]	70	1			T322	1		T98	5		T334	1
values[96]	76	1			T322	1		T98	7		T334	2
values[97]	103	1			T322	1		T98	8		T334	1
values[98]	100	1			T322	1		T98	14		T334	4
values[99]	83	1			T322	1		T98	8		T334	3
values[100]	70	1			T322	1		T98	12		T334	3
values[101]	97	1			T322	1		T98	16		T334	12
values[102]	70	1			T322	1		T98	11		T334	1
values[103]	62	1			T322	1		T98	3		T334	1
values[104]	52	1			T322	1		T334	1		T324	1
values[105]	52	1			T322	1		T334	4		T324	1
values[106]	55	1			T322	1		T334	1		T324	1
values[107]	64	1			T322	1		T334	2		T324	2
values[108]	84	1			T322	1		T334	2		T324	2
values[109]	62	1			T322	1		T334	3		T324	2
values[110]	68	1			T322	1		T334	1		T324	2
values[111]	48	1			T322	1		T334	1		T324	2
values[112]	60	1			T322	1		T334	4		T324	3
values[113]	59	1			T322	1		T334	2		T324	2
values[114]	72	1			T322	1		T334	3		T324	2
values[115]	65	1			T322	1		T334	6		T324	3
values[116]	54	1			T322	1		T334	1		T324	1
values[117]	68	1			T322	1		T334	1		T324	2
values[118]	77	1			T322	1		T334	1		T324	4
values[119]	70	1			T322	1		T334	3		T324	1
values[120]	56	1			T322	1		T334	1		T324	1
values[121]	58	1			T322	1		T334	3		T324	2
values[122]	50	1			T322	1		T334	2		T324	2
values[123]	49	1			T322	2		T334	2		T324	3
values[124]	50	1			T322	2		T334	3		T324	1
values[125]	92	1			T322	2		T334	4		T324	1
values[126]	120	1			T322	2		T334	1		T324	3
values[127]	780	1			T322	26		T334	34		T324	44
values[128]	6743	1			T322	358		T334	307		T324	348