Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.spi_device_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	141496	1			T11	167		T12	9		T13	12
values[2]	9619	1			T14	2		T28	2		T53	3
values[3]	3988	1			T80	1		T68	22		T82	1
values[4]	2375	1			T68	10		T82	2		T312	1
values[5]	1514	1			T68	18		T82	1		T312	1
values[6]	954	1			T68	12		T82	1		T312	1
values[7]	646	1			T68	9		T82	1		T312	1
values[8]	504	1			T68	6		T82	1		T312	1
values[9]	438	1			T68	9		T82	1		T312	1
values[10]	422	1			T68	26		T82	1		T312	1
values[11]	401	1			T68	20		T82	1		T312	1
values[12]	391	1			T68	23		T82	1		T312	1
values[13]	387	1			T68	13		T82	1		T312	1
values[14]	325	1			T68	8		T82	1		T312	1
values[15]	350	1			T68	9		T82	1		T312	1
values[16]	383	1			T68	30		T82	1		T312	1
values[17]	372	1			T68	22		T82	1		T312	1
values[18]	417	1			T68	30		T82	1		T312	1
values[19]	397	1			T68	19		T82	1		T312	1
values[20]	345	1			T68	6		T82	1		T312	1
values[21]	361	1			T68	6		T82	1		T312	1
values[22]	382	1			T68	9		T82	1		T312	1
values[23]	387	1			T68	11		T82	1		T312	1
values[24]	357	1			T68	11		T82	1		T312	1
values[25]	378	1			T68	10		T82	1		T312	1
values[26]	407	1			T68	19		T82	1		T312	1
values[27]	343	1			T68	24		T82	1		T312	1
values[28]	327	1			T68	11		T82	2		T312	1
values[29]	342	1			T68	11		T82	1		T312	1
values[30]	361	1			T68	11		T82	1		T312	1
values[31]	357	1			T68	15		T82	1		T312	1
values[32]	372	1			T68	14		T82	1		T312	1
values[33]	370	1			T68	12		T82	1		T312	1
values[34]	328	1			T68	9		T82	1		T312	1
values[35]	398	1			T68	34		T82	1		T312	1
values[36]	345	1			T68	16		T82	1		T312	1
values[37]	335	1			T68	7		T82	1		T312	1
values[38]	338	1			T68	15		T82	1		T312	1
values[39]	365	1			T68	19		T82	1		T312	1
values[40]	340	1			T68	21		T82	1		T312	1
values[41]	343	1			T68	25		T82	1		T312	1
values[42]	334	1			T68	21		T82	1		T312	1
values[43]	393	1			T68	8		T82	1		T312	1
values[44]	330	1			T68	14		T82	1		T312	1
values[45]	304	1			T68	7		T82	1		T312	1
values[46]	252	1			T68	3		T82	1		T312	1
values[47]	257	1			T68	5		T82	1		T312	1
values[48]	273	1			T68	3		T82	1		T312	1
values[49]	260	1			T68	4		T82	1		T312	1
values[50]	260	1			T68	5		T82	1		T312	1
values[51]	304	1			T68	10		T82	1		T312	2
values[52]	293	1			T68	4		T82	1		T312	1
values[53]	268	1			T68	6		T82	1		T312	1
values[54]	276	1			T68	9		T82	1		T312	1
values[55]	271	1			T68	4		T82	1		T312	1
values[56]	290	1			T68	3		T82	1		T312	1
values[57]	302	1			T68	3		T82	1		T312	2
values[58]	285	1			T68	15		T82	1		T312	1
values[59]	237	1			T68	8		T82	1		T312	1
values[60]	251	1			T68	5		T82	1		T312	1
values[61]	207	1			T68	3		T82	1		T312	1
values[62]	214	1			T68	10		T82	1		T312	1
values[63]	196	1			T68	5		T82	1		T312	1
values[64]	185	1			T68	6		T82	1		T312	1
values[65]	241	1			T68	3		T82	1		T312	1
values[66]	223	1			T68	12		T82	1		T312	1
values[67]	207	1			T68	12		T82	1		T312	1
values[68]	183	1			T68	3		T82	1		T312	1
values[69]	216	1			T82	1		T312	1		T91	2
values[70]	196	1			T82	1		T312	1		T91	7
values[71]	179	1			T82	1		T312	1		T91	4
values[72]	173	1			T82	1		T312	1		T91	2
values[73]	148	1			T82	4		T312	1		T91	2
values[74]	140	1			T82	7		T312	1		T91	1
values[75]	122	1			T82	4		T312	1		T91	2
values[76]	140	1			T82	1		T312	1		T91	1
values[77]	132	1			T82	5		T312	1		T91	4
values[78]	97	1			T82	1		T312	1		T91	2
values[79]	100	1			T82	2		T312	1		T91	2
values[80]	105	1			T82	3		T312	1		T91	4
values[81]	90	1			T82	2		T312	1		T91	4
values[82]	102	1			T82	1		T312	1		T91	8
values[83]	100	1			T82	3		T312	1		T91	7
values[84]	102	1			T82	5		T312	1		T91	2
values[85]	86	1			T82	2		T312	1		T316	1
values[86]	78	1			T82	6		T312	1		T316	1
values[87]	77	1			T82	2		T312	1		T316	1
values[88]	79	1			T82	2		T312	1		T316	1
values[89]	70	1			T82	1		T312	1		T316	1
values[90]	85	1			T82	6		T312	1		T316	1
values[91]	80	1			T82	2		T312	1		T316	1
values[92]	83	1			T82	1		T312	1		T316	1
values[93]	81	1			T82	2		T312	1		T316	1
values[94]	70	1			T82	1		T312	1		T316	1
values[95]	53	1			T82	1		T312	1		T316	1
values[96]	60	1			T82	7		T312	1		T316	1
values[97]	56	1			T82	1		T312	1		T316	1
values[98]	69	1			T82	1		T312	1		T316	1
values[99]	84	1			T82	1		T312	1		T316	1
values[100]	71	1			T82	1		T312	1		T316	1
values[101]	54	1			T82	1		T312	1		T316	1
values[102]	62	1			T82	2		T312	1		T316	1
values[103]	81	1			T82	2		T312	1		T316	1
values[104]	62	1			T82	1		T312	1		T316	1
values[105]	56	1			T82	3		T312	1		T316	1
values[106]	56	1			T82	4		T312	1		T316	1
values[107]	56	1			T82	1		T312	1		T316	1
values[108]	58	1			T82	4		T312	1		T316	1
values[109]	73	1			T82	8		T312	1		T316	1
values[110]	85	1			T82	4		T312	1		T316	11
values[111]	68	1			T82	1		T312	1		T316	1
values[112]	62	1			T82	1		T312	1		T316	4
values[113]	60	1			T82	3		T312	1		T316	2
values[114]	59	1			T82	8		T312	1		T316	1
values[115]	45	1			T82	2		T312	1		T316	3
values[116]	60	1			T82	1		T312	1		T316	2
values[117]	58	1			T82	3		T312	1		T316	1
values[118]	58	1			T82	2		T312	1		T316	2
values[119]	49	1			T82	1		T312	2		T316	1
values[120]	68	1			T82	1		T312	3		T316	3
values[121]	53	1			T82	2		T312	2		T316	2
values[122]	61	1			T82	3		T312	2		T316	1
values[123]	64	1			T82	5		T312	2		T316	1
values[124]	53	1			T82	1		T312	1		T316	1
values[125]	50	1			T82	1		T312	1		T316	1
values[126]	86	1			T82	2		T312	3		T316	1
values[127]	720	1			T82	24		T312	36		T316	42
values[128]	6083	1			T82	288		T312	261		T316	395