Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.uart0_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	140334	1			T11	439		T12	11		T13	14
values[2]	10328	1			T11	127		T14	2		T28	168
values[3]	4276	1			T11	22		T28	58		T53	10
values[4]	2669	1			T11	11		T28	18		T53	3
values[5]	1617	1			T11	11		T28	3		T53	2
values[6]	1116	1			T11	11		T200	57		T82	1
values[7]	906	1			T11	4		T200	75		T82	1
values[8]	712	1			T11	6		T200	57		T82	1
values[9]	494	1			T11	3		T200	32		T82	1
values[10]	476	1			T200	23		T82	1		T203	3
values[11]	453	1			T200	18		T82	1		T203	4
values[12]	358	1			T200	2		T82	1		T203	14
values[13]	314	1			T82	1		T203	4		T322	3
values[14]	337	1			T82	1		T203	15		T322	2
values[15]	298	1			T82	1		T203	11		T322	2
values[16]	285	1			T82	1		T203	3		T322	2
values[17]	347	1			T82	1		T203	3		T322	2
values[18]	316	1			T82	1		T203	5		T322	2
values[19]	333	1			T82	1		T203	4		T322	2
values[20]	299	1			T82	1		T203	6		T322	2
values[21]	306	1			T82	1		T203	8		T322	2
values[22]	307	1			T82	1		T203	6		T322	2
values[23]	315	1			T82	1		T203	4		T322	2
values[24]	303	1			T82	1		T203	4		T322	2
values[25]	301	1			T82	1		T203	7		T322	2
values[26]	337	1			T82	1		T203	3		T322	2
values[27]	310	1			T82	1		T203	5		T322	2
values[28]	299	1			T82	1		T203	16		T322	2
values[29]	284	1			T82	1		T203	7		T322	2
values[30]	312	1			T82	1		T203	15		T322	2
values[31]	314	1			T82	1		T203	6		T322	2
values[32]	282	1			T82	1		T203	4		T322	2
values[33]	300	1			T82	1		T203	12		T322	3
values[34]	284	1			T82	1		T203	10		T322	2
values[35]	284	1			T82	1		T203	5		T322	2
values[36]	318	1			T82	1		T203	18		T322	2
values[37]	268	1			T82	1		T203	4		T322	2
values[38]	283	1			T82	1		T203	5		T322	2
values[39]	287	1			T82	1		T203	5		T322	2
values[40]	262	1			T82	1		T203	7		T322	2
values[41]	236	1			T82	1		T203	2		T322	2
values[42]	291	1			T82	1		T203	5		T322	2
values[43]	233	1			T82	1		T203	6		T322	2
values[44]	260	1			T82	1		T203	4		T322	2
values[45]	249	1			T82	1		T203	5		T322	2
values[46]	240	1			T82	1		T203	4		T322	2
values[47]	254	1			T82	1		T203	5		T322	2
values[48]	267	1			T82	1		T203	9		T322	2
values[49]	247	1			T82	1		T203	8		T322	2
values[50]	249	1			T82	1		T203	8		T322	2
values[51]	252	1			T82	1		T203	22		T322	2
values[52]	231	1			T82	1		T203	13		T322	2
values[53]	256	1			T82	1		T203	24		T322	2
values[54]	231	1			T82	1		T203	4		T322	2
values[55]	265	1			T82	1		T203	6		T322	2
values[56]	210	1			T82	1		T203	2		T322	2
values[57]	221	1			T82	1		T203	8		T322	2
values[58]	225	1			T82	1		T203	5		T322	2
values[59]	226	1			T82	1		T203	12		T322	2
values[60]	198	1			T82	1		T203	4		T322	2
values[61]	157	1			T82	1		T203	7		T322	2
values[62]	162	1			T82	1		T203	6		T322	2
values[63]	161	1			T82	1		T203	4		T322	2
values[64]	194	1			T82	1		T203	1		T322	2
values[65]	158	1			T82	1		T322	2		T58	5
values[66]	118	1			T82	1		T322	3		T58	7
values[67]	130	1			T82	1		T322	2		T58	7
values[68]	119	1			T82	1		T322	2		T58	5
values[69]	109	1			T82	1		T322	2		T58	6
values[70]	91	1			T82	1		T322	2		T58	6
values[71]	72	1			T82	1		T322	2		T58	5
values[72]	64	1			T82	1		T322	2		T333	1
values[73]	72	1			T82	1		T322	2		T333	1
values[74]	91	1			T82	1		T322	2		T333	1
values[75]	83	1			T82	1		T322	2		T333	1
values[76]	70	1			T82	1		T322	2		T333	1
values[77]	62	1			T82	1		T322	2		T333	1
values[78]	38	1			T82	1		T322	2		T333	1
values[79]	41	1			T82	1		T322	2		T333	1
values[80]	56	1			T82	1		T322	2		T333	1
values[81]	39	1			T82	1		T322	2		T333	1
values[82]	38	1			T82	1		T322	2		T333	1
values[83]	50	1			T82	1		T322	2		T333	1
values[84]	59	1			T82	1		T322	2		T333	1
values[85]	46	1			T82	1		T322	2		T333	1
values[86]	53	1			T82	1		T322	2		T333	4
values[87]	52	1			T82	1		T322	2		T333	2
values[88]	59	1			T82	1		T322	2		T333	2
values[89]	52	1			T82	1		T322	2		T333	2
values[90]	75	1			T82	1		T322	2		T333	3
values[91]	62	1			T82	1		T322	2		T333	2
values[92]	57	1			T82	1		T322	2		T333	1
values[93]	70	1			T82	1		T322	2		T333	2
values[94]	47	1			T82	1		T322	2		T333	1
values[95]	69	1			T82	1		T322	2		T333	3
values[96]	82	1			T82	1		T322	2		T333	3
values[97]	73	1			T82	1		T322	2		T333	1
values[98]	64	1			T82	1		T322	2		T333	1
values[99]	59	1			T82	1		T322	2		T333	1
values[100]	54	1			T82	1		T322	2		T333	1
values[101]	47	1			T82	1		T322	2		T333	1
values[102]	47	1			T82	1		T322	2		T333	1
values[103]	49	1			T82	1		T322	2		T333	2
values[104]	42	1			T82	1		T322	2		T333	1
values[105]	52	1			T82	1		T322	2		T333	1
values[106]	67	1			T82	1		T322	2		T333	3
values[107]	63	1			T82	1		T322	3		T333	2
values[108]	63	1			T82	1		T322	3		T333	3
values[109]	67	1			T82	1		T322	2		T333	3
values[110]	69	1			T82	1		T322	3		T333	9
values[111]	54	1			T82	1		T322	5		T333	1
values[112]	33	1			T82	1		T322	2		T333	1
values[113]	57	1			T82	1		T322	7		T333	2
values[114]	61	1			T82	1		T322	2		T333	3
values[115]	69	1			T82	1		T322	7		T333	2
values[116]	56	1			T82	3		T322	3		T333	1
values[117]	56	1			T82	1		T322	3		T333	5
values[118]	69	1			T82	2		T322	5		T333	3
values[119]	53	1			T82	3		T322	5		T333	1
values[120]	64	1			T82	3		T322	8		T333	1
values[121]	45	1			T82	2		T322	4		T333	2
values[122]	43	1			T82	1		T322	4		T333	1
values[123]	34	1			T82	2		T322	5		T333	2
values[124]	42	1			T82	1		T322	3		T333	2
values[125]	41	1			T82	1		T322	3		T333	1
values[126]	51	1			T82	4		T322	4		T333	2
values[127]	650	1			T82	34		T322	66		T333	27
values[128]	5844	1			T82	326		T322	672		T333	310