Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.flash_ctrl__core_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	162543	1			T11	689		T12	10		T13	17
values[2]	5161	1			T12	3		T14	2		T53	255
values[3]	2622	1			T53	174		T82	2		T322	1
values[4]	1859	1			T53	154		T82	2		T322	1
values[5]	1320	1			T53	91		T82	2		T322	1
values[6]	1155	1			T53	60		T82	2		T322	1
values[7]	1007	1			T53	35		T82	2		T322	1
values[8]	803	1			T53	9		T82	2		T322	1
values[9]	764	1			T53	2		T82	2		T322	1
values[10]	649	1			T82	2		T322	1		T63	23
values[11]	592	1			T82	2		T322	1		T63	25
values[12]	440	1			T82	2		T322	1		T63	6
values[13]	406	1			T82	2		T322	1		T63	3
values[14]	397	1			T82	4		T322	1		T63	7
values[15]	323	1			T82	2		T322	1		T63	8
values[16]	256	1			T82	2		T322	1		T63	9
values[17]	212	1			T82	2		T322	1		T63	7
values[18]	235	1			T82	2		T322	1		T63	5
values[19]	245	1			T82	2		T322	1		T63	18
values[20]	240	1			T82	2		T322	1		T63	27
values[21]	237	1			T82	2		T322	1		T63	16
values[22]	233	1			T82	2		T322	1		T63	9
values[23]	171	1			T82	2		T322	1		T63	5
values[24]	165	1			T82	2		T322	1		T63	20
values[25]	193	1			T82	2		T322	1		T63	30
values[26]	172	1			T82	2		T322	1		T63	34
values[27]	123	1			T82	2		T322	1		T63	10
values[28]	108	1			T82	2		T322	1		T63	4
values[29]	105	1			T82	2		T322	1		T63	15
values[30]	123	1			T82	2		T322	1		T63	16
values[31]	121	1			T82	2		T322	1		T63	12
values[32]	133	1			T82	2		T322	1		T63	33
values[33]	120	1			T82	2		T322	1		T63	14
values[34]	138	1			T82	2		T322	1		T63	9
values[35]	96	1			T82	2		T322	1		T326	1
values[36]	84	1			T82	2		T322	1		T326	1
values[37]	85	1			T82	2		T322	1		T326	1
values[38]	75	1			T82	2		T322	1		T326	1
values[39]	93	1			T82	2		T322	1		T326	1
values[40]	93	1			T82	2		T322	1		T326	1
values[41]	92	1			T82	2		T322	1		T326	1
values[42]	81	1			T82	2		T322	1		T326	1
values[43]	73	1			T82	2		T322	1		T326	1
values[44]	66	1			T82	2		T322	1		T326	1
values[45]	69	1			T82	2		T322	1		T326	1
values[46]	75	1			T82	2		T322	1		T326	1
values[47]	69	1			T82	2		T322	1		T326	1
values[48]	83	1			T82	2		T322	1		T326	1
values[49]	76	1			T82	2		T322	1		T326	1
values[50]	67	1			T82	2		T322	1		T326	1
values[51]	78	1			T82	2		T322	1		T326	1
values[52]	62	1			T82	2		T322	1		T326	1
values[53]	65	1			T82	2		T322	1		T326	1
values[54]	55	1			T82	2		T322	1		T326	1
values[55]	56	1			T82	2		T322	1		T326	1
values[56]	68	1			T82	2		T322	1		T326	1
values[57]	65	1			T82	2		T322	1		T326	1
values[58]	58	1			T82	2		T322	1		T326	1
values[59]	68	1			T82	2		T322	1		T326	1
values[60]	72	1			T82	2		T322	1		T326	1
values[61]	70	1			T82	3		T322	1		T326	1
values[62]	64	1			T82	2		T322	1		T326	1
values[63]	66	1			T82	2		T322	1		T326	1
values[64]	60	1			T82	2		T322	1		T326	1
values[65]	54	1			T82	2		T322	1		T326	1
values[66]	63	1			T82	2		T322	1		T326	1
values[67]	63	1			T82	2		T322	1		T326	1
values[68]	77	1			T82	2		T322	1		T326	1
values[69]	60	1			T82	2		T322	1		T326	1
values[70]	61	1			T82	2		T322	1		T326	1
values[71]	68	1			T82	2		T322	1		T326	1
values[72]	78	1			T82	2		T322	2		T326	1
values[73]	87	1			T82	2		T322	1		T326	1
values[74]	77	1			T82	2		T322	1		T326	1
values[75]	68	1			T82	2		T322	1		T326	1
values[76]	70	1			T82	2		T322	1		T326	1
values[77]	76	1			T82	2		T322	1		T326	1
values[78]	71	1			T82	2		T322	1		T326	1
values[79]	74	1			T82	2		T322	1		T326	1
values[80]	76	1			T82	2		T322	1		T326	1
values[81]	66	1			T82	2		T322	1		T326	1
values[82]	69	1			T82	2		T322	1		T326	1
values[83]	64	1			T82	2		T322	1		T326	1
values[84]	67	1			T82	2		T322	1		T326	1
values[85]	77	1			T82	2		T322	1		T326	1
values[86]	82	1			T82	2		T322	1		T326	1
values[87]	71	1			T82	2		T322	1		T326	1
values[88]	100	1			T82	2		T322	1		T326	1
values[89]	91	1			T82	2		T322	1		T326	1
values[90]	74	1			T82	2		T322	1		T326	1
values[91]	105	1			T82	4		T322	1		T326	1
values[92]	96	1			T82	7		T322	1		T326	1
values[93]	99	1			T82	2		T322	1		T326	1
values[94]	82	1			T82	5		T322	1		T326	1
values[95]	90	1			T82	6		T322	1		T326	1
values[96]	85	1			T82	3		T322	1		T326	1
values[97]	103	1			T82	3		T322	1		T326	1
values[98]	85	1			T82	2		T322	1		T326	1
values[99]	74	1			T82	2		T322	1		T326	1
values[100]	90	1			T82	3		T322	1		T326	1
values[101]	100	1			T82	3		T322	1		T326	2
values[102]	100	1			T82	2		T322	1		T326	3
values[103]	97	1			T82	5		T322	1		T326	2
values[104]	104	1			T82	3		T322	1		T326	3
values[105]	106	1			T82	2		T322	1		T326	2
values[106]	104	1			T82	3		T322	1		T326	1
values[107]	97	1			T82	2		T322	1		T326	3
values[108]	103	1			T82	2		T322	1		T326	2
values[109]	89	1			T82	2		T322	1		T326	5
values[110]	94	1			T82	3		T322	1		T326	1
values[111]	113	1			T82	5		T322	1		T326	1
values[112]	111	1			T82	2		T322	1		T326	1
values[113]	105	1			T82	2		T322	1		T326	1
values[114]	117	1			T82	3		T322	1		T326	1
values[115]	111	1			T82	3		T322	1		T326	1
values[116]	111	1			T82	2		T322	1		T326	6
values[117]	122	1			T82	3		T322	1		T326	2
values[118]	137	1			T82	2		T322	1		T326	3
values[119]	112	1			T82	4		T322	1		T326	2
values[120]	121	1			T82	3		T322	2		T326	1
values[121]	150	1			T82	3		T322	2		T326	1
values[122]	121	1			T82	5		T322	2		T326	1
values[123]	161	1			T82	4		T322	1		T326	2
values[124]	301	1			T82	8		T322	2		T326	1
values[125]	622	1			T82	2		T322	2		T326	1
values[126]	1089	1			T82	22		T322	11		T326	25
values[127]	2680	1			T82	264		T322	130		T326	139
values[128]	4001	1			T82	556		T322	296		T326	268