Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.sram_ctrl_ret_aon__ram_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	134763	1			T77	12		T78	53		T82	27
values[2]	9135	1			T77	1		T78	2		T514	1
values[3]	3559	1			T423	22		T515	9		T511	33
values[4]	2048	1			T423	9		T515	4		T511	15
values[5]	1358	1			T515	4		T511	7		T446	18
values[6]	937	1			T515	7		T511	18		T446	3
values[7]	745	1			T515	7		T511	18		T781	2
values[8]	631	1			T515	4		T511	31		T781	4
values[9]	534	1			T515	10		T511	12		T781	2
values[10]	451	1			T515	10		T511	2		T781	7
values[11]	382	1			T515	6		T511	1		T781	2
values[12]	373	1			T515	7		T781	3		T636	8
values[13]	283	1			T515	11		T781	7		T636	6
values[14]	274	1			T515	8		T781	5		T636	2
values[15]	328	1			T515	6		T781	2		T636	4
values[16]	258	1			T515	5		T781	2		T430	6
values[17]	240	1			T515	3		T781	3		T430	8
values[18]	256	1			T515	5		T781	3		T430	9
values[19]	319	1			T515	4		T781	1		T430	18
values[20]	268	1			T515	4		T781	6		T430	7
values[21]	228	1			T515	6		T781	3		T430	7
values[22]	269	1			T515	18		T781	1		T430	11
values[23]	260	1			T515	8		T781	3		T430	21
values[24]	211	1			T515	3		T781	5		T430	14
values[25]	254	1			T515	4		T781	1		T430	9
values[26]	240	1			T515	6		T781	1		T430	9
values[27]	273	1			T515	6		T781	2		T430	5
values[28]	224	1			T515	7		T781	4		T430	8
values[29]	237	1			T515	5		T781	3		T430	6
values[30]	247	1			T515	9		T781	4		T430	4
values[31]	263	1			T515	9		T781	1		T430	5
values[32]	286	1			T515	4		T781	3		T430	5
values[33]	251	1			T515	3		T781	2		T430	4
values[34]	205	1			T515	8		T781	2		T430	2
values[35]	250	1			T515	8		T781	1		T430	5
values[36]	227	1			T515	3		T781	1		T430	6
values[37]	222	1			T515	15		T781	4		T430	3
values[38]	288	1			T515	23		T781	9		T430	7
values[39]	296	1			T515	12		T781	4		T430	3
values[40]	244	1			T515	4		T781	1		T430	3
values[41]	285	1			T515	3		T781	5		T430	6
values[42]	214	1			T515	6		T781	1		T430	7
values[43]	214	1			T515	15		T781	2		T430	4
values[44]	193	1			T515	12		T781	4		T430	5
values[45]	210	1			T515	3		T781	6		T430	5
values[46]	233	1			T515	7		T781	13		T430	10
values[47]	244	1			T515	10		T781	3		T430	8
values[48]	233	1			T515	6		T781	3		T430	4
values[49]	218	1			T515	8		T781	3		T430	14
values[50]	215	1			T515	6		T781	4		T430	7
values[51]	205	1			T515	8		T781	1		T430	10
values[52]	193	1			T515	14		T781	1		T430	8
values[53]	157	1			T781	2		T430	10		T779	1
values[54]	173	1			T781	3		T430	2		T779	1
values[55]	216	1			T781	7		T430	6		T779	1
values[56]	183	1			T781	2		T430	12		T779	1
values[57]	150	1			T781	1		T430	6		T779	1
values[58]	148	1			T781	2		T430	4		T779	1
values[59]	154	1			T781	4		T430	3		T779	1
values[60]	174	1			T781	3		T430	3		T779	1
values[61]	172	1			T781	3		T430	4		T779	1
values[62]	164	1			T781	7		T430	10		T779	1
values[63]	188	1			T781	2		T430	25		T779	1
values[64]	196	1			T781	3		T430	9		T779	1
values[65]	138	1			T781	2		T430	2		T779	1
values[66]	151	1			T781	1		T430	4		T779	1
values[67]	131	1			T781	4		T430	3		T779	1
values[68]	186	1			T781	2		T430	1		T779	1
values[69]	151	1			T781	2		T430	1		T779	1
values[70]	133	1			T781	2		T430	2		T779	1
values[71]	94	1			T781	2		T430	2		T779	1
values[72]	100	1			T781	3		T430	2		T779	1
values[73]	94	1			T781	3		T430	1		T779	1
values[74]	83	1			T781	4		T430	2		T779	1
values[75]	89	1			T781	6		T430	3		T779	1
values[76]	93	1			T781	2		T430	2		T779	1
values[77]	103	1			T781	5		T430	2		T779	1
values[78]	78	1			T781	3		T430	1		T779	1
values[79]	85	1			T781	1		T430	1		T779	1
values[80]	84	1			T781	1		T430	3		T779	1
values[81]	72	1			T781	2		T430	2		T779	1
values[82]	80	1			T781	4		T430	2		T779	1
values[83]	90	1			T781	10		T430	2		T779	1
values[84]	77	1			T781	2		T430	5		T779	1
values[85]	104	1			T781	3		T430	5		T779	1
values[86]	97	1			T781	2		T430	3		T779	1
values[87]	95	1			T781	2		T430	4		T779	1
values[88]	73	1			T781	2		T430	2		T779	1
values[89]	103	1			T781	10		T430	2		T779	1
values[90]	97	1			T781	12		T430	7		T779	1
values[91]	81	1			T781	2		T430	6		T779	1
values[92]	82	1			T781	3		T430	4		T779	1
values[93]	75	1			T781	2		T430	5		T779	1
values[94]	73	1			T781	2		T430	5		T779	1
values[95]	92	1			T781	1		T430	5		T779	3
values[96]	108	1			T781	2		T430	13		T779	5
values[97]	117	1			T781	3		T430	13		T779	1
values[98]	98	1			T781	6		T430	3		T779	3
values[99]	89	1			T781	8		T430	2		T779	3
values[100]	73	1			T781	5		T430	2		T779	3
values[101]	58	1			T781	6		T430	1		T779	1
values[102]	67	1			T781	7		T430	1		T779	5
values[103]	71	1			T781	3		T430	1		T779	1
values[104]	86	1			T781	7		T430	3		T779	5
values[105]	93	1			T781	7		T430	3		T779	10
values[106]	81	1			T781	5		T430	7		T779	2
values[107]	78	1			T781	3		T430	4		T779	1
values[108]	61	1			T781	2		T430	3		T779	2
values[109]	64	1			T781	3		T430	3		T779	4
values[110]	57	1			T781	2		T430	2		T779	1
values[111]	68	1			T781	2		T430	3		T779	2
values[112]	60	1			T781	3		T430	2		T779	1
values[113]	66	1			T781	6		T430	5		T779	2
values[114]	52	1			T781	6		T430	5		T779	1
values[115]	62	1			T781	1		T430	9		T779	2
values[116]	60	1			T781	1		T430	8		T779	2
values[117]	51	1			T781	2		T430	3		T779	1
values[118]	46	1			T781	3		T430	1		T779	2
values[119]	60	1			T781	3		T430	4		T779	2
values[120]	54	1			T781	3		T430	4		T779	1
values[121]	49	1			T781	2		T430	2		T779	1
values[122]	57	1			T781	3		T430	5		T779	1
values[123]	64	1			T781	2		T430	8		T779	1
values[124]	73	1			T781	12		T430	11		T779	5
values[125]	105	1			T781	22		T430	16		T779	1
values[126]	193	1			T781	38		T430	29		T779	3
values[127]	821	1			T781	37		T430	46		T779	23
values[128]	6001	1			T781	19		T430	16		T779	298