Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.flash_ctrl__prim_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	150936	1			T102	7		T103	4		T104	21
values[2]	5608	1			T104	2		T187	1		T459	1
values[3]	3127	1			T573	1		T542	4		T589	44
values[4]	2274	1			T542	1		T589	40		T525	92
values[5]	1675	1			T542	2		T589	11		T525	56
values[6]	1361	1			T542	2		T589	1		T525	42
values[7]	1242	1			T542	2		T589	14		T525	34
values[8]	965	1			T542	1		T589	15		T525	15
values[9]	902	1			T542	3		T589	22		T525	11
values[10]	683	1			T542	1		T589	34		T525	7
values[11]	532	1			T542	4		T589	16		T525	3
values[12]	537	1			T542	4		T589	15		T525	7
values[13]	483	1			T542	1		T589	1		T525	19
values[14]	439	1			T542	1		T525	20		T813	17
values[15]	483	1			T542	2		T525	27		T813	19
values[16]	512	1			T542	3		T525	16		T813	31
values[17]	441	1			T542	1		T525	3		T813	28
values[18]	400	1			T542	3		T813	74		T596	4
values[19]	393	1			T542	3		T813	64		T596	2
values[20]	357	1			T542	1		T813	52		T596	3
values[21]	265	1			T542	2		T813	53		T596	7
values[22]	235	1			T542	4		T813	41		T596	2
values[23]	206	1			T542	5		T813	12		T596	1
values[24]	234	1			T542	3		T813	11		T596	2
values[25]	184	1			T542	2		T813	4		T596	4
values[26]	158	1			T542	1		T596	3		T814	1
values[27]	142	1			T542	4		T596	4		T814	1
values[28]	150	1			T542	1		T596	8		T814	1
values[29]	141	1			T542	4		T596	3		T814	1
values[30]	137	1			T542	3		T596	5		T814	1
values[31]	150	1			T542	3		T596	4		T814	1
values[32]	125	1			T542	1		T596	2		T814	1
values[33]	120	1			T542	2		T596	3		T814	1
values[34]	162	1			T542	1		T596	3		T814	1
values[35]	164	1			T542	2		T596	1		T814	1
values[36]	196	1			T542	2		T596	10		T814	1
values[37]	158	1			T542	1		T596	4		T814	1
values[38]	118	1			T542	2		T596	10		T814	1
values[39]	112	1			T542	6		T596	6		T814	2
values[40]	110	1			T542	6		T596	4		T814	1
values[41]	109	1			T542	3		T596	13		T814	1
values[42]	153	1			T542	2		T596	18		T814	1
values[43]	127	1			T542	2		T596	9		T814	1
values[44]	114	1			T542	3		T596	8		T814	1
values[45]	95	1			T542	3		T596	7		T814	1
values[46]	103	1			T542	3		T596	11		T814	1
values[47]	106	1			T542	8		T596	5		T814	1
values[48]	103	1			T542	4		T596	17		T814	1
values[49]	85	1			T542	2		T596	5		T814	1
values[50]	74	1			T542	1		T596	2		T814	1
values[51]	88	1			T542	1		T596	2		T814	1
values[52]	73	1			T542	3		T596	2		T814	1
values[53]	60	1			T542	4		T814	1		T815	2
values[54]	64	1			T542	1		T814	1		T815	3
values[55]	67	1			T542	1		T814	1		T815	1
values[56]	75	1			T542	2		T814	1		T815	2
values[57]	82	1			T542	1		T814	1		T815	2
values[58]	77	1			T542	2		T814	1		T815	1
values[59]	72	1			T542	3		T814	1		T815	1
values[60]	70	1			T542	2		T814	1		T815	2
values[61]	62	1			T542	2		T814	1		T815	1
values[62]	67	1			T542	4		T814	1		T815	2
values[63]	75	1			T542	8		T814	1		T815	3
values[64]	66	1			T542	2		T814	1		T815	3
values[65]	62	1			T542	3		T814	1		T815	4
values[66]	62	1			T542	3		T814	1		T815	1
values[67]	66	1			T542	3		T814	1		T815	2
values[68]	80	1			T542	4		T814	1		T815	4
values[69]	81	1			T542	3		T814	2		T815	1
values[70]	56	1			T542	3		T814	1		T815	1
values[71]	77	1			T542	1		T814	1		T815	5
values[72]	59	1			T542	2		T814	1		T815	1
values[73]	69	1			T542	2		T814	1		T815	4
values[74]	74	1			T542	4		T814	1		T815	5
values[75]	92	1			T542	5		T814	1		T815	5
values[76]	68	1			T542	6		T814	1		T815	4
values[77]	81	1			T542	11		T814	1		T815	1
values[78]	85	1			T542	1		T814	1		T815	2
values[79]	86	1			T542	5		T814	1		T815	3
values[80]	94	1			T542	4		T814	1		T815	5
values[81]	109	1			T542	5		T814	1		T815	8
values[82]	103	1			T542	5		T814	1		T815	7
values[83]	87	1			T542	3		T814	1		T815	4
values[84]	91	1			T542	4		T814	1		T815	5
values[85]	86	1			T542	6		T814	1		T815	6
values[86]	103	1			T542	8		T814	1		T815	7
values[87]	104	1			T542	6		T814	1		T815	5
values[88]	77	1			T542	3		T814	1		T815	4
values[89]	87	1			T542	7		T814	1		T815	7
values[90]	78	1			T542	4		T814	1		T815	2
values[91]	82	1			T542	2		T814	1		T815	3
values[92]	86	1			T542	5		T814	1		T815	2
values[93]	121	1			T542	4		T814	1		T815	6
values[94]	90	1			T542	1		T814	1		T815	4
values[95]	90	1			T542	3		T814	1		T815	3
values[96]	89	1			T542	4		T814	1		T815	5
values[97]	94	1			T542	3		T814	1		T815	6
values[98]	98	1			T542	5		T814	1		T815	6
values[99]	103	1			T542	4		T814	1		T815	7
values[100]	108	1			T542	5		T814	1		T815	5
values[101]	106	1			T542	6		T814	1		T815	1
values[102]	113	1			T542	10		T814	1		T815	2
values[103]	110	1			T542	7		T814	1		T815	2
values[104]	128	1			T542	5		T814	1		T815	3
values[105]	115	1			T542	3		T814	1		T815	3
values[106]	113	1			T542	4		T814	1		T815	3
values[107]	111	1			T542	1		T814	1		T815	6
values[108]	115	1			T542	6		T814	1		T815	1
values[109]	94	1			T542	3		T814	1		T815	1
values[110]	125	1			T542	7		T814	1		T815	4
values[111]	121	1			T542	9		T814	1		T815	4
values[112]	119	1			T542	4		T814	1		T815	2
values[113]	113	1			T542	2		T814	1		T815	3
values[114]	111	1			T542	2		T814	1		T815	1
values[115]	127	1			T542	2		T814	1		T815	7
values[116]	121	1			T542	5		T814	1		T815	5
values[117]	111	1			T542	3		T814	2		T815	4
values[118]	148	1			T542	4		T814	1		T815	3
values[119]	142	1			T542	2		T814	1		T815	9
values[120]	153	1			T542	2		T814	2		T815	8
values[121]	168	1			T542	2		T814	2		T815	4
values[122]	173	1			T542	1		T814	1		T815	12
values[123]	210	1			T542	8		T814	4		T815	11
values[124]	308	1			T542	16		T814	3		T815	14
values[125]	607	1			T542	18		T814	1		T815	27
values[126]	1118	1			T542	23		T814	10		T815	38
values[127]	3249	1			T542	14		T814	96		T815	29
values[128]	5399	1			T542	3		T814	229		T815	5