Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.pwm_aon_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	138482	1			T102	4		T103	5		T104	13
values[2]	10538	1			T102	1		T104	1		T267	2
values[3]	4259	1			T542	1		T801	78		T525	37
values[4]	2541	1			T542	3		T801	71		T525	6
values[5]	1642	1			T542	8		T801	56		T525	3
values[6]	1023	1			T542	6		T801	26		T663	8
values[7]	585	1			T542	6		T801	18		T663	4
values[8]	456	1			T542	5		T801	10		T663	8
values[9]	348	1			T542	2		T801	12		T663	9
values[10]	320	1			T542	2		T801	6		T663	19
values[11]	282	1			T542	5		T663	6		T468	1
values[12]	241	1			T542	5		T468	1		T803	1
values[13]	257	1			T542	1		T468	1		T803	1
values[14]	227	1			T542	3		T468	1		T803	1
values[15]	244	1			T542	3		T468	1		T803	1
values[16]	237	1			T542	3		T468	1		T803	1
values[17]	288	1			T542	2		T468	1		T803	1
values[18]	222	1			T542	1		T468	1		T803	1
values[19]	268	1			T542	1		T468	1		T803	1
values[20]	244	1			T542	3		T468	1		T803	1
values[21]	210	1			T542	1		T468	1		T803	1
values[22]	212	1			T542	1		T468	1		T803	1
values[23]	217	1			T542	2		T468	1		T803	1
values[24]	184	1			T542	2		T468	1		T803	1
values[25]	233	1			T542	1		T468	1		T803	1
values[26]	229	1			T542	2		T468	1		T803	1
values[27]	204	1			T542	6		T468	1		T803	1
values[28]	178	1			T542	4		T468	1		T803	1
values[29]	199	1			T542	1		T468	1		T803	1
values[30]	181	1			T542	4		T468	1		T803	1
values[31]	182	1			T542	1		T468	1		T803	1
values[32]	221	1			T542	2		T468	1		T803	1
values[33]	206	1			T542	1		T468	1		T803	1
values[34]	234	1			T542	2		T468	1		T803	1
values[35]	220	1			T542	1		T468	1		T803	1
values[36]	229	1			T542	3		T468	1		T803	1
values[37]	262	1			T542	4		T468	1		T803	1
values[38]	254	1			T542	3		T468	1		T803	1
values[39]	193	1			T542	3		T468	1		T803	1
values[40]	222	1			T542	1		T468	1		T803	1
values[41]	202	1			T542	2		T468	1		T803	1
values[42]	258	1			T542	2		T468	1		T803	1
values[43]	228	1			T542	2		T468	1		T803	1
values[44]	197	1			T542	1		T468	1		T803	1
values[45]	200	1			T542	4		T468	1		T803	1
values[46]	215	1			T542	9		T468	1		T803	1
values[47]	197	1			T542	1		T468	1		T803	1
values[48]	225	1			T542	1		T468	1		T803	1
values[49]	175	1			T542	7		T468	1		T803	1
values[50]	157	1			T542	2		T468	1		T803	1
values[51]	187	1			T542	3		T468	1		T803	1
values[52]	175	1			T542	2		T468	1		T803	1
values[53]	189	1			T542	1		T468	1		T803	1
values[54]	213	1			T542	4		T468	1		T803	1
values[55]	209	1			T542	8		T468	1		T803	1
values[56]	160	1			T542	2		T468	1		T803	1
values[57]	176	1			T542	2		T468	1		T803	1
values[58]	181	1			T542	1		T468	1		T803	1
values[59]	204	1			T542	2		T468	1		T803	1
values[60]	174	1			T542	1		T468	1		T803	1
values[61]	130	1			T542	3		T468	1		T803	1
values[62]	169	1			T542	6		T468	1		T803	1
values[63]	153	1			T542	2		T468	1		T803	1
values[64]	170	1			T542	2		T468	1		T803	1
values[65]	151	1			T542	3		T468	1		T803	1
values[66]	122	1			T542	4		T468	1		T803	1
values[67]	148	1			T542	3		T468	1		T803	1
values[68]	133	1			T542	4		T468	1		T803	1
values[69]	120	1			T542	3		T468	1		T803	1
values[70]	86	1			T542	3		T468	1		T803	1
values[71]	98	1			T542	5		T468	1		T803	1
values[72]	81	1			T542	2		T468	1		T803	1
values[73]	90	1			T542	2		T468	1		T803	1
values[74]	87	1			T542	3		T468	1		T803	1
values[75]	80	1			T542	4		T468	1		T803	1
values[76]	78	1			T542	2		T468	1		T803	1
values[77]	68	1			T542	3		T468	1		T803	1
values[78]	73	1			T542	4		T468	1		T803	1
values[79]	60	1			T542	2		T468	1		T803	1
values[80]	70	1			T542	3		T468	1		T803	1
values[81]	63	1			T542	2		T468	1		T803	1
values[82]	80	1			T542	5		T468	2		T803	1
values[83]	77	1			T542	12		T468	1		T803	1
values[84]	75	1			T542	4		T468	1		T803	1
values[85]	71	1			T542	2		T468	1		T803	1
values[86]	67	1			T542	4		T468	1		T803	1
values[87]	92	1			T542	8		T468	1		T803	1
values[88]	93	1			T542	1		T468	1		T803	1
values[89]	75	1			T542	2		T468	1		T803	1
values[90]	83	1			T542	11		T468	1		T803	1
values[91]	66	1			T542	6		T468	1		T803	1
values[92]	65	1			T542	2		T468	1		T803	1
values[93]	75	1			T542	1		T468	1		T803	1
values[94]	74	1			T542	5		T468	1		T803	1
values[95]	69	1			T542	5		T468	1		T803	1
values[96]	65	1			T542	3		T468	1		T803	1
values[97]	58	1			T542	2		T468	1		T803	1
values[98]	67	1			T542	1		T468	1		T803	1
values[99]	74	1			T542	3		T468	1		T803	1
values[100]	72	1			T542	3		T468	1		T803	1
values[101]	60	1			T542	1		T468	1		T803	2
values[102]	66	1			T542	7		T468	1		T803	7
values[103]	51	1			T542	1		T468	1		T803	1
values[104]	78	1			T542	4		T468	2		T803	2
values[105]	80	1			T542	6		T468	3		T803	1
values[106]	63	1			T542	7		T468	5		T803	2
values[107]	71	1			T542	5		T468	2		T803	1
values[108]	78	1			T542	6		T468	2		T803	5
values[109]	79	1			T542	18		T468	1		T803	1
values[110]	89	1			T542	18		T468	4		T803	2
values[111]	92	1			T542	12		T468	3		T803	2
values[112]	63	1			T542	7		T468	1		T803	1
values[113]	57	1			T542	2		T468	3		T803	1
values[114]	52	1			T542	2		T468	2		T803	5
values[115]	55	1			T542	1		T468	4		T803	2
values[116]	63	1			T542	1		T468	6		T803	1
values[117]	64	1			T542	4		T468	3		T803	2
values[118]	59	1			T542	5		T468	2		T803	1
values[119]	64	1			T542	1		T468	1		T803	1
values[120]	58	1			T542	4		T468	1		T803	1
values[121]	77	1			T542	13		T468	3		T803	2
values[122]	69	1			T542	9		T468	2		T803	5
values[123]	63	1			T542	12		T468	1		T803	1
values[124]	63	1			T542	11		T468	5		T803	2
values[125]	75	1			T542	4		T468	5		T803	4
values[126]	124	1			T542	2		T468	2		T803	2
values[127]	719	1			T542	7		T468	40		T803	25
values[128]	5600	1			T542	2		T468	332		T803	289