Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.keymgr_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	152305	1			T94	9		T95	5		T96	31
values[2]	5706	1			T443	1		T452	1		T546	2
values[3]	3259	1			T543	4		T592	1		T641	193
values[4]	2425	1			T543	2		T641	208		T576	30
values[5]	1861	1			T543	1		T641	155		T576	17
values[6]	1559	1			T543	3		T641	114		T576	1
values[7]	1327	1			T543	3		T641	95		T784	12
values[8]	1139	1			T543	1		T641	62		T784	4
values[9]	984	1			T543	3		T641	46		T784	14
values[10]	793	1			T543	2		T641	32		T784	21
values[11]	665	1			T543	1		T641	23		T784	10
values[12]	606	1			T543	7		T641	10		T784	1
values[13]	576	1			T543	2		T641	1		T784	10
values[14]	575	1			T543	1		T784	21		T653	14
values[15]	550	1			T543	4		T784	23		T653	6
values[16]	489	1			T543	2		T784	19		T653	4
values[17]	513	1			T543	1		T784	28		T653	11
values[18]	451	1			T543	1		T784	46		T653	7
values[19]	433	1			T543	3		T784	45		T653	9
values[20]	411	1			T543	3		T784	27		T653	8
values[21]	334	1			T543	1		T784	35		T653	9
values[22]	345	1			T543	1		T784	28		T653	8
values[23]	322	1			T543	2		T784	30		T653	6
values[24]	279	1			T543	1		T784	14		T653	3
values[25]	256	1			T543	3		T784	1		T653	2
values[26]	237	1			T543	2		T653	8		T814	2
values[27]	245	1			T543	1		T653	16		T814	2
values[28]	244	1			T543	3		T653	21		T814	2
values[29]	191	1			T543	2		T653	15		T814	2
values[30]	163	1			T543	1		T653	13		T814	2
values[31]	128	1			T543	3		T653	6		T814	2
values[32]	81	1			T543	1		T653	6		T814	2
values[33]	117	1			T543	1		T653	20		T814	2
values[34]	125	1			T543	2		T653	40		T814	2
values[35]	116	1			T543	3		T653	40		T814	2
values[36]	127	1			T543	3		T653	22		T814	2
values[37]	107	1			T543	6		T653	13		T814	2
values[38]	115	1			T543	1		T653	11		T814	2
values[39]	124	1			T543	1		T653	7		T814	2
values[40]	105	1			T543	2		T653	3		T814	2
values[41]	73	1			T543	2		T814	2		T800	1
values[42]	71	1			T543	1		T814	2		T800	1
values[43]	79	1			T543	2		T814	2		T800	1
values[44]	70	1			T543	1		T814	2		T800	1
values[45]	53	1			T543	1		T814	2		T800	1
values[46]	53	1			T543	1		T814	2		T800	1
values[47]	63	1			T543	3		T814	2		T800	1
values[48]	51	1			T543	3		T814	2		T800	1
values[49]	44	1			T543	2		T814	2		T800	1
values[50]	36	1			T543	2		T814	2		T800	1
values[51]	44	1			T543	5		T814	2		T800	1
values[52]	37	1			T543	3		T814	2		T800	1
values[53]	47	1			T543	6		T814	2		T800	1
values[54]	51	1			T543	2		T814	2		T800	1
values[55]	46	1			T543	1		T814	2		T800	1
values[56]	48	1			T543	2		T814	2		T800	1
values[57]	45	1			T543	1		T814	2		T800	1
values[58]	40	1			T543	7		T814	2		T800	1
values[59]	32	1			T543	1		T814	2		T800	1
values[60]	37	1			T543	1		T814	2		T800	1
values[61]	42	1			T543	4		T814	2		T800	1
values[62]	41	1			T543	7		T814	2		T800	1
values[63]	35	1			T543	3		T814	2		T800	1
values[64]	36	1			T543	2		T814	2		T800	1
values[65]	42	1			T543	3		T814	2		T800	1
values[66]	33	1			T543	3		T814	2		T800	1
values[67]	39	1			T543	2		T814	2		T800	1
values[68]	46	1			T543	3		T814	2		T800	1
values[69]	44	1			T543	2		T814	2		T800	1
values[70]	49	1			T543	1		T814	2		T800	1
values[71]	42	1			T543	2		T814	2		T800	1
values[72]	44	1			T543	4		T814	2		T800	1
values[73]	45	1			T543	7		T814	2		T800	1
values[74]	41	1			T543	2		T814	2		T800	1
values[75]	39	1			T543	2		T814	2		T800	1
values[76]	37	1			T543	1		T814	2		T800	1
values[77]	30	1			T543	1		T814	2		T800	1
values[78]	53	1			T543	3		T814	2		T800	1
values[79]	33	1			T543	2		T814	2		T800	1
values[80]	38	1			T543	2		T814	2		T800	1
values[81]	46	1			T543	4		T814	2		T800	1
values[82]	56	1			T543	3		T814	2		T800	1
values[83]	57	1			T543	7		T814	2		T800	1
values[84]	46	1			T543	4		T814	3		T800	1
values[85]	44	1			T543	2		T814	5		T800	1
values[86]	44	1			T543	3		T814	7		T800	1
values[87]	48	1			T543	1		T814	3		T800	1
values[88]	65	1			T543	10		T814	6		T800	1
values[89]	43	1			T543	8		T814	3		T800	1
values[90]	31	1			T543	1		T814	2		T800	2
values[91]	42	1			T543	2		T814	5		T800	2
values[92]	60	1			T543	2		T814	5		T800	1
values[93]	53	1			T543	3		T814	12		T800	1
values[94]	42	1			T543	2		T814	3		T800	2
values[95]	55	1			T543	2		T814	3		T800	2
values[96]	53	1			T543	1		T814	4		T800	3
values[97]	69	1			T543	3		T814	10		T800	1
values[98]	43	1			T543	4		T814	8		T800	1
values[99]	63	1			T543	1		T814	6		T800	1
values[100]	65	1			T543	1		T814	5		T800	4
values[101]	57	1			T543	5		T814	4		T800	3
values[102]	63	1			T543	10		T814	3		T800	2
values[103]	66	1			T543	7		T814	3		T800	4
values[104]	53	1			T543	3		T814	2		T800	4
values[105]	49	1			T543	6		T814	3		T800	2
values[106]	51	1			T543	5		T814	3		T800	1
values[107]	60	1			T543	1		T814	3		T800	2
values[108]	73	1			T543	3		T814	2		T800	1
values[109]	82	1			T543	4		T814	2		T800	4
values[110]	77	1			T543	3		T814	7		T800	1
values[111]	55	1			T543	2		T814	4		T800	1
values[112]	71	1			T543	4		T814	10		T800	1
values[113]	61	1			T543	2		T814	2		T800	2
values[114]	97	1			T543	6		T814	4		T800	3
values[115]	73	1			T543	4		T814	3		T800	1
values[116]	78	1			T543	4		T814	4		T800	2
values[117]	66	1			T543	3		T814	7		T800	2
values[118]	69	1			T543	5		T814	5		T800	5
values[119]	62	1			T543	3		T814	3		T800	1
values[120]	58	1			T543	5		T814	7		T800	2
values[121]	66	1			T543	3		T814	2		T800	1
values[122]	69	1			T543	3		T814	3		T800	2
values[123]	92	1			T543	6		T814	7		T800	1
values[124]	160	1			T543	18		T814	3		T800	2
values[125]	301	1			T543	35		T814	3		T800	1
values[126]	556	1			T543	42		T814	21		T800	7
values[127]	1685	1			T543	27		T814	243		T800	94
values[128]	2638	1			T814	453		T800	203		T805	214