Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.sram_ctrl_main__regs_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	168890	1			T1	11		T2	8		T3	71
values[2]	5583	1			T3	6		T11	1		T12	5
values[3]	2018	1			T29	1		T5	1		T168	94
values[4]	1499	1			T168	23		T37	21		T23	1
values[5]	1107	1			T168	13		T37	18		T23	2
values[6]	899	1			T168	2		T37	14		T23	4
values[7]	875	1			T37	17		T23	1		T84	1
values[8]	845	1			T37	17		T23	3		T86	49
values[9]	663	1			T37	18		T23	1		T86	44
values[10]	596	1			T37	26		T23	3		T86	28
values[11]	521	1			T37	12		T23	1		T86	3
values[12]	481	1			T37	10		T23	1		T86	7
values[13]	472	1			T37	15		T23	1		T86	19
values[14]	408	1			T37	6		T23	1		T86	20
values[15]	330	1			T37	10		T23	1		T86	38
values[16]	336	1			T37	7		T23	4		T86	24
values[17]	286	1			T37	3		T23	3		T86	7
values[18]	294	1			T37	17		T23	4		T86	8
values[19]	350	1			T37	26		T23	3		T86	5
values[20]	304	1			T37	39		T23	1		T86	9
values[21]	253	1			T37	32		T23	3		T86	6
values[22]	336	1			T37	42		T23	2		T86	21
values[23]	374	1			T37	35		T23	2		T86	35
values[24]	367	1			T37	35		T23	2		T86	20
values[25]	352	1			T37	26		T23	2		T86	10
values[26]	332	1			T37	27		T23	1		T86	15
values[27]	251	1			T37	21		T23	1		T86	9
values[28]	201	1			T37	10		T23	2		T96	3
values[29]	166	1			T37	1		T23	2		T96	3
values[30]	136	1			T23	2		T96	1		T88	3
values[31]	115	1			T23	1		T96	2		T88	1
values[32]	101	1			T96	3		T88	1		T34	6
values[33]	121	1			T96	2		T88	2		T34	8
values[34]	88	1			T96	1		T88	2		T34	4
values[35]	89	1			T96	2		T88	4		T34	2
values[36]	78	1			T96	1		T88	9		T34	2
values[37]	100	1			T96	8		T88	10		T34	4
values[38]	82	1			T96	4		T88	9		T34	4
values[39]	64	1			T96	6		T88	7		T34	2
values[40]	53	1			T96	3		T88	3		T34	4
values[41]	45	1			T96	1		T88	4		T34	3
values[42]	49	1			T96	4		T88	3		T34	3
values[43]	40	1			T96	5		T88	3		T34	4
values[44]	36	1			T96	2		T88	2		T34	3
values[45]	41	1			T96	5		T88	3		T34	5
values[46]	39	1			T96	3		T88	3		T34	3
values[47]	39	1			T96	2		T88	2		T34	4
values[48]	40	1			T96	3		T88	1		T34	4
values[49]	41	1			T96	6		T88	1		T34	3
values[50]	47	1			T96	8		T88	3		T34	5
values[51]	44	1			T96	7		T88	2		T34	2
values[52]	35	1			T96	4		T88	1		T34	5
values[53]	46	1			T96	7		T88	2		T34	4
values[54]	55	1			T96	3		T88	4		T34	9
values[55]	48	1			T96	1		T88	2		T34	10
values[56]	48	1			T96	2		T88	4		T34	9
values[57]	49	1			T96	2		T88	1		T34	10
values[58]	40	1			T96	2		T88	2		T34	5
values[59]	36	1			T96	1		T88	2		T34	7
values[60]	42	1			T96	3		T88	4		T34	3
values[61]	50	1			T96	2		T88	3		T34	11
values[62]	39	1			T96	5		T88	2		T34	4
values[63]	45	1			T96	8		T88	7		T34	3
values[64]	47	1			T96	6		T88	6		T34	5
values[65]	42	1			T96	6		T88	4		T34	5
values[66]	37	1			T96	2		T88	5		T34	5
values[67]	40	1			T96	2		T88	2		T34	6
values[68]	36	1			T96	1		T88	1		T34	7
values[69]	41	1			T96	1		T88	1		T34	12
values[70]	53	1			T96	3		T88	1		T34	14
values[71]	46	1			T96	2		T88	1		T34	8
values[72]	45	1			T96	2		T88	2		T34	3
values[73]	45	1			T96	1		T88	6		T34	2
values[74]	46	1			T96	2		T88	9		T34	3
values[75]	42	1			T96	2		T88	3		T34	9
values[76]	36	1			T96	2		T88	3		T34	6
values[77]	34	1			T96	1		T88	2		T34	4
values[78]	41	1			T96	2		T88	1		T34	3
values[79]	43	1			T96	4		T88	4		T34	4
values[80]	55	1			T96	9		T88	1		T34	8
values[81]	50	1			T96	7		T88	2		T34	7
values[82]	53	1			T96	7		T88	3		T34	7
values[83]	46	1			T96	7		T88	2		T34	7
values[84]	54	1			T96	3		T88	5		T34	8
values[85]	49	1			T96	3		T88	7		T34	6
values[86]	59	1			T96	6		T88	1		T34	16
values[87]	61	1			T96	10		T88	2		T34	13
values[88]	61	1			T96	12		T88	3		T34	7
values[89]	46	1			T96	1		T88	4		T34	3
values[90]	41	1			T96	2		T88	1		T34	5
values[91]	55	1			T96	7		T88	1		T34	11
values[92]	55	1			T96	3		T88	2		T34	5
values[93]	58	1			T96	4		T88	4		T34	4
values[94]	62	1			T96	6		T88	3		T34	5
values[95]	61	1			T96	9		T88	2		T34	9
values[96]	62	1			T96	6		T88	2		T34	3
values[97]	60	1			T96	3		T88	2		T34	7
values[98]	61	1			T96	6		T88	1		T34	14
values[99]	52	1			T96	2		T88	2		T34	11
values[100]	57	1			T96	4		T88	1		T34	4
values[101]	73	1			T96	5		T88	6		T34	9
values[102]	50	1			T96	2		T88	1		T34	7
values[103]	59	1			T96	2		T88	2		T34	4
values[104]	52	1			T96	1		T88	1		T34	7
values[105]	64	1			T96	3		T88	2		T34	7
values[106]	67	1			T96	5		T88	1		T34	5
values[107]	86	1			T96	3		T88	2		T34	8
values[108]	72	1			T96	2		T88	4		T34	11
values[109]	62	1			T96	3		T88	4		T34	5
values[110]	67	1			T96	2		T88	2		T34	6
values[111]	64	1			T96	2		T88	4		T34	5
values[112]	82	1			T96	5		T88	5		T34	4
values[113]	70	1			T96	3		T88	2		T34	8
values[114]	63	1			T96	3		T88	4		T34	7
values[115]	70	1			T96	5		T88	8		T34	7
values[116]	74	1			T96	7		T88	3		T34	10
values[117]	61	1			T96	5		T88	3		T34	4
values[118]	61	1			T96	2		T88	1		T34	10
values[119]	74	1			T96	2		T88	6		T34	7
values[120]	78	1			T96	4		T88	9		T34	11
values[121]	97	1			T96	14		T88	7		T34	6
values[122]	88	1			T96	12		T88	7		T34	8
values[123]	134	1			T96	18		T88	3		T34	22
values[124]	190	1			T96	21		T88	4		T34	46
values[125]	305	1			T96	33		T88	7		T34	69
values[126]	635	1			T96	35		T88	15		T34	82
values[127]	2219	1			T96	20		T88	11		T34	46
values[128]	4018	1			T96	4		T88	5		T34	3