Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.edn0_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	164601	1			T1	107		T2	11		T3	744
values[2]	6168	1			T3	129		T7	4		T8	11
values[3]	2053	1			T3	5		T7	1		T8	2
values[4]	1452	1			T3	11		T10	1		T14	48
values[5]	1073	1			T3	3		T10	3		T14	55
values[6]	921	1			T3	1		T10	3		T14	81
values[7]	826	1			T10	4		T14	84		T80	1
values[8]	810	1			T10	7		T14	102		T80	1
values[9]	667	1			T10	3		T14	97		T80	1
values[10]	680	1			T10	2		T14	71		T80	1
values[11]	656	1			T10	5		T14	40		T80	1
values[12]	495	1			T10	1		T14	39		T80	1
values[13]	478	1			T14	11		T80	1		T82	12
values[14]	456	1			T14	6		T80	1		T82	10
values[15]	413	1			T14	5		T80	1		T82	4
values[16]	350	1			T80	1		T82	9		T125	8
values[17]	341	1			T80	1		T82	14		T125	12
values[18]	266	1			T80	1		T82	27		T125	4
values[19]	190	1			T80	1		T82	19		T125	2
values[20]	212	1			T80	1		T82	22		T85	33
values[21]	225	1			T80	1		T82	42		T85	24
values[22]	201	1			T80	1		T82	29		T85	27
values[23]	180	1			T80	1		T82	22		T85	18
values[24]	199	1			T80	1		T82	17		T85	23
values[25]	208	1			T80	1		T82	21		T85	28
values[26]	230	1			T80	1		T82	19		T85	41
values[27]	181	1			T80	1		T82	11		T85	35
values[28]	173	1			T80	1		T82	19		T85	44
values[29]	163	1			T80	1		T82	23		T85	46
values[30]	152	1			T80	1		T82	17		T85	55
values[31]	151	1			T80	1		T82	27		T85	40
values[32]	133	1			T80	1		T82	13		T85	31
values[33]	100	1			T80	1		T82	13		T85	16
values[34]	79	1			T80	1		T82	1		T85	9
values[35]	81	1			T80	1		T85	10		T86	1
values[36]	83	1			T80	1		T85	13		T86	1
values[37]	77	1			T80	1		T85	13		T86	1
values[38]	58	1			T80	1		T85	9		T86	1
values[39]	60	1			T80	1		T85	8		T86	1
values[40]	56	1			T80	1		T85	2		T86	1
values[41]	47	1			T80	1		T86	1		T97	1
values[42]	54	1			T80	1		T86	1		T97	1
values[43]	48	1			T80	1		T86	1		T97	1
values[44]	41	1			T80	1		T86	1		T97	1
values[45]	42	1			T80	1		T86	1		T97	1
values[46]	45	1			T80	1		T86	1		T97	1
values[47]	40	1			T80	1		T86	1		T97	1
values[48]	43	1			T80	1		T86	1		T97	1
values[49]	49	1			T80	1		T86	1		T97	1
values[50]	49	1			T80	1		T86	1		T97	1
values[51]	50	1			T80	1		T86	1		T97	1
values[52]	45	1			T80	1		T86	1		T97	1
values[53]	49	1			T80	1		T86	1		T97	1
values[54]	45	1			T80	1		T86	1		T97	1
values[55]	50	1			T80	1		T86	1		T97	1
values[56]	47	1			T80	1		T86	1		T97	1
values[57]	46	1			T80	1		T86	1		T97	1
values[58]	39	1			T80	1		T86	1		T97	1
values[59]	51	1			T80	1		T86	1		T97	1
values[60]	47	1			T80	1		T86	1		T97	1
values[61]	46	1			T80	1		T86	1		T97	1
values[62]	45	1			T80	1		T86	1		T97	1
values[63]	55	1			T80	1		T86	1		T97	1
values[64]	45	1			T80	1		T86	1		T97	1
values[65]	63	1			T80	1		T86	1		T97	1
values[66]	53	1			T80	1		T86	1		T97	1
values[67]	46	1			T80	1		T86	1		T97	1
values[68]	44	1			T80	1		T86	1		T97	1
values[69]	49	1			T80	1		T86	1		T97	1
values[70]	46	1			T80	1		T86	1		T97	1
values[71]	50	1			T80	1		T86	1		T97	1
values[72]	42	1			T80	1		T86	1		T97	1
values[73]	40	1			T80	1		T86	1		T97	1
values[74]	45	1			T80	1		T86	1		T97	1
values[75]	45	1			T80	1		T86	1		T97	1
values[76]	48	1			T80	1		T86	1		T97	1
values[77]	45	1			T80	1		T86	1		T97	1
values[78]	42	1			T80	1		T86	1		T97	1
values[79]	54	1			T80	1		T86	1		T97	1
values[80]	54	1			T80	1		T86	1		T97	1
values[81]	43	1			T80	1		T86	1		T97	1
values[82]	49	1			T80	1		T86	1		T97	1
values[83]	48	1			T80	1		T86	1		T97	4
values[84]	54	1			T80	1		T86	1		T97	6
values[85]	67	1			T80	1		T86	1		T97	5
values[86]	80	1			T80	1		T86	1		T97	7
values[87]	69	1			T80	2		T86	1		T97	1
values[88]	59	1			T80	1		T86	1		T97	5
values[89]	57	1			T80	1		T86	1		T97	1
values[90]	75	1			T80	1		T86	1		T97	9
values[91]	79	1			T80	1		T86	1		T97	21
values[92]	68	1			T80	1		T86	1		T97	5
values[93]	79	1			T80	1		T86	1		T97	1
values[94]	70	1			T80	1		T86	1		T97	2
values[95]	59	1			T80	1		T86	1		T97	2
values[96]	73	1			T80	1		T86	1		T97	2
values[97]	74	1			T80	1		T86	1		T97	2
values[98]	77	1			T80	1		T86	1		T97	2
values[99]	81	1			T80	1		T86	1		T97	1
values[100]	94	1			T80	1		T86	1		T97	2
values[101]	103	1			T80	1		T86	1		T97	4
values[102]	90	1			T80	1		T86	1		T97	1
values[103]	81	1			T80	2		T86	1		T97	3
values[104]	93	1			T80	2		T86	2		T97	2
values[105]	78	1			T80	1		T86	4		T97	2
values[106]	99	1			T80	2		T86	4		T97	2
values[107]	101	1			T80	3		T86	2		T97	2
values[108]	95	1			T80	4		T86	2		T97	2
values[109]	62	1			T80	1		T86	2		T97	1
values[110]	77	1			T80	4		T86	1		T97	1
values[111]	69	1			T80	2		T86	1		T97	3
values[112]	88	1			T80	2		T86	1		T97	2
values[113]	84	1			T80	1		T86	1		T97	1
values[114]	85	1			T80	1		T86	1		T97	1
values[115]	94	1			T80	1		T86	2		T97	3
values[116]	108	1			T80	3		T86	1		T97	2
values[117]	111	1			T80	5		T86	1		T97	2
values[118]	91	1			T80	5		T86	1		T97	3
values[119]	91	1			T80	7		T86	2		T97	4
values[120]	111	1			T80	1		T86	6		T97	5
values[121]	106	1			T80	1		T86	2		T97	1
values[122]	97	1			T80	3		T86	1		T97	1
values[123]	96	1			T80	2		T86	3		T97	1
values[124]	161	1			T80	3		T86	5		T97	1
values[125]	226	1			T80	2		T86	2		T97	2
values[126]	611	1			T80	10		T86	41		T97	12
values[127]	2935	1			T80	154		T86	123		T97	81
values[128]	5112	1			T80	251		T86	206		T97	148

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	170713	1			T1	106		T2	10		T3	359
values[2]	6701	1			T3	11		T7	3		T8	3
values[3]	2466	1			T10	1		T19	58		T180	1
values[4]	1694	1			T19	38		T83	1		T116	15
values[5]	1367	1			T19	51		T83	1		T116	13
values[6]	1122	1			T19	59		T83	1		T84	1
values[7]	981	1			T19	66		T83	1		T84	1
values[8]	948	1			T19	92		T83	1		T84	1
values[9]	834	1			T19	84		T83	1		T84	1
values[10]	678	1			T19	40		T83	1		T84	1
values[11]	642	1			T19	39		T83	1		T84	1
values[12]	640	1			T19	84		T83	1		T84	1
values[13]	597	1			T19	90		T83	1		T84	1
values[14]	534	1			T19	59		T83	1		T84	1
values[15]	480	1			T19	13		T83	1		T84	1
values[16]	390	1			T19	16		T83	1		T84	1
values[17]	335	1			T19	25		T83	1		T84	1
values[18]	290	1			T19	10		T83	1		T84	1
values[19]	278	1			T19	15		T83	1		T84	1
values[20]	258	1			T19	13		T83	1		T84	1
values[21]	175	1			T19	1		T83	1		T84	1
values[22]	142	1			T83	1		T84	1		T86	2
values[23]	108	1			T83	1		T84	1		T86	2
values[24]	130	1			T83	1		T84	1		T86	2
values[25]	105	1			T83	1		T84	1		T86	2
values[26]	119	1			T83	1		T84	1		T86	2
values[27]	120	1			T83	1		T84	1		T86	2
values[28]	113	1			T83	1		T84	1		T86	2
values[29]	117	1			T83	1		T84	1		T86	2
values[30]	116	1			T83	1		T84	1		T86	2
values[31]	116	1			T83	1		T84	1		T86	2
values[32]	139	1			T83	1		T84	1		T86	2
values[33]	90	1			T83	1		T84	1		T86	2
values[34]	124	1			T83	1		T84	1		T86	2
values[35]	118	1			T83	1		T84	1		T86	2
values[36]	109	1			T83	1		T84	1		T86	2
values[37]	150	1			T83	1		T84	1		T86	2
values[38]	157	1			T83	1		T84	1		T86	2
values[39]	172	1			T83	1		T84	1		T86	2
values[40]	166	1			T83	1		T84	1		T86	3
values[41]	118	1			T83	1		T84	1		T86	2
values[42]	113	1			T83	1		T84	1		T86	2
values[43]	111	1			T83	1		T84	1		T86	2
values[44]	80	1			T83	1		T84	1		T86	2
values[45]	70	1			T83	1		T84	1		T86	2
values[46]	56	1			T83	1		T84	1		T86	2
values[47]	44	1			T83	1		T84	1		T86	2
values[48]	44	1			T83	1		T84	1		T86	2
values[49]	49	1			T83	1		T84	1		T86	2
values[50]	45	1			T83	1		T84	1		T86	2
values[51]	49	1			T83	1		T84	1		T86	2
values[52]	56	1			T83	1		T84	1		T86	2
values[53]	50	1			T83	1		T84	1		T86	2
values[54]	51	1			T83	1		T84	1		T86	2
values[55]	48	1			T83	1		T84	1		T86	2
values[56]	45	1			T83	1		T84	1		T86	2
values[57]	51	1			T83	1		T84	1		T86	2
values[58]	51	1			T83	1		T84	2		T86	2
values[59]	56	1			T83	1		T84	1		T86	2
values[60]	55	1			T83	1		T84	1		T86	2
values[61]	48	1			T83	1		T84	1		T86	2
values[62]	49	1			T83	1		T84	1		T86	3
values[63]	50	1			T83	1		T84	1		T86	2
values[64]	52	1			T83	1		T84	1		T86	2
values[65]	51	1			T83	1		T84	1		T86	2
values[66]	55	1			T83	1		T84	1		T86	2
values[67]	51	1			T83	1		T84	1		T86	2
values[68]	57	1			T83	1		T84	1		T86	2
values[69]	62	1			T83	1		T84	1		T86	2
values[70]	57	1			T83	1		T84	1		T86	2
values[71]	62	1			T83	1		T84	1		T86	2
values[72]	64	1			T83	1		T84	1		T86	2
values[73]	62	1			T83	1		T84	1		T86	2
values[74]	61	1			T83	1		T84	1		T86	2
values[75]	52	1			T83	1		T84	1		T86	2
values[76]	61	1			T83	1		T84	1		T86	2
values[77]	71	1			T83	1		T84	1		T86	2
values[78]	57	1			T83	1		T84	1		T86	2
values[79]	61	1			T83	1		T84	1		T86	2
values[80]	54	1			T83	1		T84	1		T86	2
values[81]	62	1			T83	1		T84	1		T86	2
values[82]	58	1			T83	1		T84	1		T86	2
values[83]	60	1			T83	1		T84	1		T86	2
values[84]	69	1			T83	1		T84	1		T86	2
values[85]	75	1			T83	1		T84	1		T86	2
values[86]	68	1			T83	1		T84	1		T86	2
values[87]	72	1			T83	1		T84	1		T86	2
values[88]	61	1			T83	1		T84	1		T86	2
values[89]	65	1			T83	1		T84	1		T86	2
values[90]	68	1			T83	1		T84	2		T86	2
values[91]	78	1			T83	1		T84	4		T86	2
values[92]	76	1			T83	1		T84	1		T86	2
values[93]	82	1			T83	1		T84	4		T86	2
values[94]	63	1			T83	1		T84	2		T86	2
values[95]	73	1			T83	1		T84	2		T86	2
values[96]	74	1			T83	1		T84	4		T86	2
values[97]	69	1			T83	1		T84	3		T86	2
values[98]	72	1			T83	1		T84	7		T86	2
values[99]	66	1			T83	1		T84	5		T86	2
values[100]	76	1			T83	1		T84	5		T86	2
values[101]	80	1			T83	1		T84	4		T86	2
values[102]	80	1			T83	1		T84	1		T86	4
values[103]	76	1			T83	1		T84	4		T86	5
values[104]	69	1			T83	1		T84	5		T86	3
values[105]	64	1			T83	1		T84	3		T86	3
values[106]	85	1			T83	1		T84	3		T86	3
values[107]	67	1			T83	1		T84	2		T86	3
values[108]	81	1			T83	1		T84	2		T86	7
values[109]	77	1			T83	1		T84	6		T86	3
values[110]	82	1			T83	1		T84	4		T86	3
values[111]	80	1			T83	1		T84	3		T86	5
values[112]	93	1			T83	1		T84	2		T86	7
values[113]	81	1			T83	1		T84	1		T86	5
values[114]	93	1			T83	1		T84	1		T86	3
values[115]	112	1			T83	1		T84	4		T86	8
values[116]	104	1			T83	1		T84	3		T86	3
values[117]	99	1			T83	1		T84	2		T86	4
values[118]	105	1			T83	1		T84	2		T86	5
values[119]	89	1			T83	1		T84	3		T86	5
values[120]	93	1			T83	1		T84	1		T86	6
values[121]	101	1			T83	1		T84	3		T86	4
values[122]	113	1			T83	1		T84	1		T86	6
values[123]	127	1			T83	1		T84	1		T86	5
values[124]	164	1			T83	1		T84	1		T86	2
values[125]	223	1			T83	1		T84	1		T86	4
values[126]	661	1			T83	14		T84	16		T86	38
values[127]	3380	1			T83	139		T84	107		T86	253
values[128]	6278	1			T83	232		T84	167		T86	434

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	165910	1			T1	99		T2	10		T3	435
values[2]	6081	1			T3	8		T7	6		T8	5
values[3]	1869	1			T13	1		T19	22		T75	26
values[4]	1317	1			T19	5		T75	29		T162	1
values[5]	1062	1			T75	19		T162	1		T78	3
values[6]	1036	1			T75	22		T162	1		T78	4
values[7]	814	1			T75	25		T162	1		T78	5
values[8]	764	1			T75	37		T78	19		T164	3
values[9]	696	1			T75	35		T78	19		T164	2
values[10]	598	1			T75	40		T78	14		T84	1
values[11]	599	1			T75	56		T78	13		T84	1
values[12]	542	1			T75	24		T78	14		T84	1
values[13]	534	1			T75	32		T78	23		T84	1
values[14]	444	1			T75	28		T78	44		T84	1
values[15]	428	1			T75	22		T78	69		T84	1
values[16]	378	1			T75	26		T78	57		T84	1
values[17]	336	1			T75	14		T78	28		T84	1
values[18]	356	1			T75	3		T78	36		T84	1
values[19]	354	1			T78	39		T84	1		T86	1
values[20]	395	1			T78	22		T84	1		T86	1
values[21]	448	1			T78	12		T84	1		T86	1
values[22]	393	1			T78	10		T84	1		T86	1
values[23]	357	1			T78	3		T84	1		T86	1
values[24]	263	1			T78	1		T84	1		T86	1
values[25]	189	1			T84	1		T86	1		T34	2
values[26]	183	1			T84	1		T86	1		T34	1
values[27]	192	1			T84	1		T86	1		T34	2
values[28]	177	1			T84	1		T86	1		T34	4
values[29]	155	1			T84	1		T86	1		T235	1
values[30]	155	1			T84	1		T86	1		T235	1
values[31]	138	1			T84	1		T86	1		T235	1
values[32]	162	1			T84	1		T86	1		T235	1
values[33]	144	1			T84	1		T86	1		T235	1
values[34]	133	1			T84	1		T86	1		T235	1
values[35]	112	1			T84	1		T86	1		T235	1
values[36]	80	1			T84	1		T86	1		T235	1
values[37]	61	1			T84	1		T86	1		T235	1
values[38]	76	1			T84	1		T86	1		T235	1
values[39]	75	1			T84	1		T86	1		T235	1
values[40]	69	1			T84	1		T86	1		T235	1
values[41]	62	1			T84	1		T86	1		T235	1
values[42]	69	1			T84	1		T86	1		T235	1
values[43]	69	1			T84	1		T86	1		T235	1
values[44]	70	1			T84	1		T86	1		T235	1
values[45]	68	1			T84	1		T86	1		T235	1
values[46]	64	1			T84	1		T86	1		T235	1
values[47]	63	1			T84	1		T86	1		T235	1
values[48]	72	1			T84	1		T86	1		T235	1
values[49]	84	1			T84	1		T86	1		T235	1
values[50]	88	1			T84	1		T86	1		T235	1
values[51]	81	1			T84	1		T86	1		T235	1
values[52]	56	1			T84	1		T86	1		T235	1
values[53]	56	1			T84	1		T86	1		T235	1
values[54]	59	1			T84	1		T86	1		T235	1
values[55]	62	1			T84	1		T86	1		T235	1
values[56]	56	1			T84	1		T86	1		T235	1
values[57]	70	1			T84	1		T86	1		T235	1
values[58]	58	1			T84	1		T86	1		T235	1
values[59]	53	1			T84	1		T86	1		T235	1
values[60]	53	1			T84	1		T86	1		T235	1
values[61]	67	1			T84	1		T86	1		T235	1
values[62]	64	1			T84	1		T86	1		T235	1
values[63]	48	1			T84	1		T86	1		T235	1
values[64]	55	1			T84	1		T86	1		T235	1
values[65]	53	1			T84	1		T86	1		T235	1
values[66]	65	1			T84	1		T86	1		T235	1
values[67]	59	1			T84	1		T86	1		T235	1
values[68]	51	1			T84	1		T86	1		T235	1
values[69]	48	1			T84	1		T86	1		T235	1
values[70]	64	1			T84	1		T86	1		T235	1
values[71]	64	1			T84	1		T86	1		T235	1
values[72]	57	1			T84	1		T86	1		T235	1
values[73]	52	1			T84	1		T86	1		T235	1
values[74]	57	1			T84	1		T86	1		T235	1
values[75]	56	1			T84	1		T86	1		T235	1
values[76]	51	1			T84	1		T86	1		T235	1
values[77]	64	1			T84	1		T86	1		T235	1
values[78]	54	1			T84	1		T86	1		T235	2
values[79]	65	1			T84	1		T86	1		T235	1
values[80]	53	1			T84	1		T86	1		T235	1
values[81]	66	1			T84	1		T86	1		T235	1
values[82]	65	1			T84	2		T86	1		T235	1
values[83]	79	1			T84	5		T86	1		T235	1
values[84]	74	1			T84	4		T86	1		T235	1
values[85]	74	1			T84	2		T86	1		T235	1
values[86]	64	1			T84	3		T86	1		T235	1
values[87]	73	1			T84	2		T86	1		T235	1
values[88]	64	1			T84	4		T86	1		T235	1
values[89]	62	1			T84	2		T86	1		T235	1
values[90]	84	1			T84	2		T86	1		T235	1
values[91]	85	1			T84	7		T86	1		T235	1
values[92]	79	1			T84	7		T86	1		T235	1
values[93]	83	1			T84	6		T86	1		T235	1
values[94]	71	1			T84	3		T86	1		T235	1
values[95]	82	1			T84	5		T86	1		T235	1
values[96]	76	1			T84	3		T86	1		T235	1
values[97]	64	1			T84	2		T86	1		T235	1
values[98]	66	1			T84	2		T86	1		T235	1
values[99]	79	1			T84	1		T86	1		T235	1
values[100]	82	1			T84	1		T86	1		T235	1
values[101]	93	1			T84	1		T86	2		T235	1
values[102]	94	1			T84	2		T86	1		T235	1
values[103]	89	1			T84	5		T86	1		T235	1
values[104]	73	1			T84	3		T86	1		T235	1
values[105]	90	1			T84	2		T86	1		T235	1
values[106]	90	1			T84	4		T86	1		T235	1
values[107]	100	1			T84	1		T86	1		T235	1
values[108]	98	1			T84	1		T86	1		T235	1
values[109]	93	1			T84	2		T86	1		T235	1
values[110]	85	1			T84	1		T86	1		T235	1
values[111]	106	1			T84	3		T86	3		T235	1
values[112]	102	1			T84	1		T86	1		T235	1
values[113]	87	1			T84	3		T86	1		T235	1
values[114]	103	1			T84	1		T86	1		T235	1
values[115]	104	1			T84	1		T86	3		T235	1
values[116]	93	1			T84	1		T86	2		T235	1
values[117]	86	1			T84	1		T86	1		T235	1
values[118]	74	1			T84	2		T86	1		T235	1
values[119]	83	1			T84	1		T86	2		T235	1
values[120]	93	1			T84	2		T86	6		T235	1
values[121]	84	1			T84	1		T86	4		T235	1
values[122]	101	1			T84	2		T86	2		T235	1
values[123]	109	1			T84	2		T86	1		T235	4
values[124]	154	1			T84	2		T86	1		T235	3
values[125]	310	1			T84	1		T86	3		T235	4
values[126]	703	1			T84	12		T86	19		T235	11
values[127]	3230	1			T84	94		T86	121		T235	114
values[128]	6099	1			T84	184		T86	228		T235	179