Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.spi_host0_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	164730	1			T1	112		T2	16		T3	361
values[2]	9921	1			T3	2		T7	4		T8	9
values[3]	3577	1			T17	212		T19	26		T75	63
values[4]	2036	1			T17	111		T19	55		T75	41
values[5]	1365	1			T17	71		T19	31		T75	44
values[6]	908	1			T17	27		T19	29		T75	11
values[7]	761	1			T17	11		T19	23		T75	12
values[8]	597	1			T17	6		T19	19		T75	21
values[9]	510	1			T19	21		T75	3		T80	1
values[10]	474	1			T19	14		T75	10		T80	1
values[11]	512	1			T19	15		T75	21		T80	1
values[12]	497	1			T19	22		T75	24		T80	1
values[13]	408	1			T19	22		T75	9		T80	1
values[14]	460	1			T19	14		T75	3		T80	1
values[15]	397	1			T19	8		T80	1		T82	2
values[16]	429	1			T19	8		T80	1		T82	2
values[17]	408	1			T19	6		T80	1		T82	2
values[18]	391	1			T19	2		T80	1		T82	1
values[19]	335	1			T80	1		T82	3		T83	1
values[20]	226	1			T80	1		T82	2		T83	1
values[21]	236	1			T80	1		T82	1		T83	1
values[22]	272	1			T80	1		T82	2		T83	1
values[23]	207	1			T80	1		T82	1		T83	1
values[24]	227	1			T80	1		T82	2		T83	1
values[25]	173	1			T80	1		T82	1		T83	2
values[26]	191	1			T80	1		T82	1		T83	1
values[27]	181	1			T80	1		T82	1		T83	1
values[28]	140	1			T80	1		T82	2		T83	1
values[29]	147	1			T80	1		T82	2		T83	1
values[30]	151	1			T80	1		T82	3		T83	1
values[31]	155	1			T80	1		T82	7		T83	1
values[32]	165	1			T80	1		T82	6		T83	1
values[33]	159	1			T80	1		T82	1		T83	1
values[34]	152	1			T80	1		T82	1		T83	1
values[35]	134	1			T80	1		T82	7		T83	1
values[36]	156	1			T80	1		T82	6		T83	1
values[37]	127	1			T80	1		T82	2		T83	1
values[38]	129	1			T80	1		T82	9		T83	1
values[39]	136	1			T80	1		T82	6		T83	1
values[40]	145	1			T80	1		T82	7		T83	1
values[41]	151	1			T80	2		T82	1		T83	1
values[42]	98	1			T80	1		T82	4		T83	1
values[43]	104	1			T80	1		T82	1		T83	1
values[44]	104	1			T80	1		T82	4		T83	1
values[45]	106	1			T80	1		T82	1		T83	1
values[46]	114	1			T80	1		T82	1		T83	1
values[47]	112	1			T80	1		T82	5		T83	1
values[48]	95	1			T80	1		T82	1		T83	1
values[49]	134	1			T80	1		T82	2		T83	1
values[50]	127	1			T80	1		T82	6		T83	1
values[51]	118	1			T80	1		T82	3		T83	1
values[52]	131	1			T80	1		T82	1		T83	1
values[53]	136	1			T80	1		T82	3		T83	1
values[54]	140	1			T80	1		T82	3		T83	1
values[55]	108	1			T80	1		T82	2		T83	1
values[56]	111	1			T80	1		T82	4		T83	1
values[57]	89	1			T80	1		T82	4		T83	1
values[58]	105	1			T80	1		T82	3		T83	1
values[59]	116	1			T80	1		T82	3		T83	1
values[60]	81	1			T80	1		T82	1		T83	1
values[61]	74	1			T80	1		T82	2		T83	1
values[62]	60	1			T80	1		T82	2		T83	1
values[63]	67	1			T80	1		T82	1		T83	1
values[64]	72	1			T80	1		T82	10		T83	1
values[65]	81	1			T80	1		T82	9		T83	1
values[66]	97	1			T80	1		T82	14		T83	1
values[67]	79	1			T80	1		T82	7		T83	1
values[68]	90	1			T80	1		T82	8		T83	1
values[69]	97	1			T80	1		T82	8		T83	1
values[70]	93	1			T80	1		T82	11		T83	1
values[71]	77	1			T80	1		T82	9		T83	1
values[72]	69	1			T80	1		T82	13		T83	1
values[73]	73	1			T80	1		T82	8		T83	1
values[74]	69	1			T80	1		T82	9		T83	1
values[75]	59	1			T80	1		T82	16		T83	1
values[76]	78	1			T80	1		T82	7		T83	1
values[77]	75	1			T80	1		T82	9		T83	1
values[78]	55	1			T80	1		T82	4		T83	1
values[79]	71	1			T80	1		T82	4		T83	1
values[80]	75	1			T80	1		T82	4		T83	1
values[81]	61	1			T80	1		T82	8		T83	1
values[82]	49	1			T80	1		T82	6		T83	1
values[83]	62	1			T80	1		T82	4		T83	1
values[84]	79	1			T80	1		T82	6		T83	1
values[85]	52	1			T80	1		T82	12		T83	1
values[86]	37	1			T80	1		T82	9		T83	1
values[87]	32	1			T80	2		T82	5		T83	1
values[88]	36	1			T80	4		T82	5		T83	2
values[89]	35	1			T80	3		T82	4		T83	2
values[90]	29	1			T80	3		T82	1		T83	5
values[91]	31	1			T80	3		T82	2		T83	4
values[92]	37	1			T80	5		T82	7		T83	4
values[93]	30	1			T80	2		T82	4		T83	1
values[94]	39	1			T80	1		T82	6		T83	1
values[95]	35	1			T80	3		T82	3		T83	3
values[96]	40	1			T80	4		T82	8		T83	1
values[97]	36	1			T80	4		T82	8		T83	2
values[98]	35	1			T80	1		T82	7		T83	2
values[99]	38	1			T80	2		T82	11		T83	3
values[100]	46	1			T80	2		T82	10		T83	2
values[101]	49	1			T80	5		T82	6		T83	6
values[102]	42	1			T80	5		T82	2		T83	3
values[103]	33	1			T80	1		T82	3		T83	2
values[104]	39	1			T80	1		T82	5		T83	2
values[105]	36	1			T80	4		T82	5		T83	1
values[106]	46	1			T80	4		T82	1		T83	3
values[107]	38	1			T80	1		T82	1		T83	1
values[108]	46	1			T80	3		T82	7		T83	2
values[109]	44	1			T80	3		T82	7		T83	2
values[110]	42	1			T80	1		T82	5		T83	1
values[111]	46	1			T80	1		T82	8		T83	1
values[112]	55	1			T80	5		T82	2		T83	4
values[113]	50	1			T80	4		T82	4		T83	1
values[114]	46	1			T80	3		T82	2		T83	1
values[115]	43	1			T80	3		T82	3		T83	1
values[116]	61	1			T80	4		T82	11		T83	2
values[117]	45	1			T80	4		T82	4		T83	3
values[118]	51	1			T80	4		T82	2		T83	1
values[119]	42	1			T80	2		T82	3		T83	1
values[120]	52	1			T80	3		T82	5		T83	3
values[121]	53	1			T80	2		T82	8		T83	2
values[122]	44	1			T80	2		T82	5		T83	1
values[123]	48	1			T80	1		T82	2		T83	2
values[124]	56	1			T80	2		T82	4		T83	4
values[125]	45	1			T80	4		T82	2		T83	2
values[126]	333	1			T80	12		T82	2		T83	11
values[127]	2048	1			T80	123		T83	79		T84	44
values[128]	4774	1			T80	131		T83	184		T84	332