Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.entropy_src_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	168219	1			T1	100		T2	10		T3	416
values[2]	6866	1			T3	7		T7	9		T8	9
values[3]	2510	1			T8	1		T17	106		T19	16
values[4]	1687	1			T8	1		T17	64		T19	24
values[5]	1295	1			T17	21		T19	19		T156	1
values[6]	1048	1			T17	10		T19	11		T156	1
values[7]	992	1			T19	14		T156	1		T80	1
values[8]	908	1			T19	10		T156	1		T80	1
values[9]	811	1			T19	3		T156	1		T80	1
values[10]	753	1			T19	2		T156	1		T80	1
values[11]	752	1			T156	1		T80	1		T82	74
values[12]	667	1			T156	1		T80	1		T82	70
values[13]	591	1			T156	1		T80	1		T82	67
values[14]	531	1			T156	1		T80	1		T82	71
values[15]	464	1			T156	1		T80	1		T82	63
values[16]	509	1			T156	1		T80	1		T82	60
values[17]	489	1			T156	1		T80	1		T82	54
values[18]	486	1			T156	1		T80	1		T82	40
values[19]	444	1			T156	1		T80	1		T82	61
values[20]	460	1			T156	1		T80	1		T82	56
values[21]	448	1			T156	1		T80	1		T82	37
values[22]	381	1			T156	1		T80	1		T82	32
values[23]	290	1			T156	1		T80	1		T82	16
values[24]	195	1			T156	1		T80	1		T82	7
values[25]	176	1			T156	1		T80	1		T82	11
values[26]	179	1			T156	1		T80	1		T82	6
values[27]	155	1			T156	1		T80	1		T82	1
values[28]	141	1			T156	1		T80	1		T83	1
values[29]	116	1			T156	1		T80	1		T83	1
values[30]	124	1			T156	1		T80	1		T83	1
values[31]	131	1			T156	1		T80	1		T83	1
values[32]	114	1			T156	1		T80	1		T83	1
values[33]	104	1			T156	1		T80	1		T83	1
values[34]	94	1			T156	1		T80	1		T83	1
values[35]	104	1			T156	1		T80	1		T83	1
values[36]	87	1			T156	1		T80	1		T83	1
values[37]	93	1			T156	1		T80	1		T83	1
values[38]	85	1			T156	1		T80	1		T83	1
values[39]	62	1			T156	1		T80	1		T83	1
values[40]	47	1			T156	1		T80	1		T83	1
values[41]	40	1			T156	1		T80	1		T83	1
values[42]	40	1			T156	1		T80	1		T83	1
values[43]	44	1			T156	1		T80	1		T83	1
values[44]	42	1			T156	1		T80	1		T83	1
values[45]	55	1			T156	1		T80	1		T83	1
values[46]	55	1			T156	1		T80	1		T83	1
values[47]	35	1			T156	1		T80	1		T83	1
values[48]	40	1			T156	1		T80	1		T83	1
values[49]	32	1			T156	1		T80	1		T83	1
values[50]	27	1			T156	1		T80	1		T83	1
values[51]	29	1			T156	1		T80	1		T83	1
values[52]	33	1			T156	1		T80	1		T83	1
values[53]	35	1			T156	1		T80	1		T83	1
values[54]	34	1			T156	1		T80	1		T83	1
values[55]	35	1			T156	1		T80	1		T83	1
values[56]	33	1			T156	1		T80	1		T83	1
values[57]	31	1			T156	1		T80	1		T83	1
values[58]	33	1			T156	1		T80	1		T83	1
values[59]	34	1			T156	1		T80	1		T83	1
values[60]	29	1			T156	1		T80	1		T83	1
values[61]	32	1			T156	1		T80	1		T83	1
values[62]	29	1			T156	1		T80	1		T83	1
values[63]	31	1			T156	1		T80	1		T83	1
values[64]	41	1			T156	1		T80	1		T83	1
values[65]	36	1			T156	1		T80	1		T83	1
values[66]	35	1			T156	1		T80	1		T83	1
values[67]	41	1			T156	1		T80	1		T83	1
values[68]	33	1			T156	1		T80	1		T83	1
values[69]	29	1			T156	1		T80	1		T83	1
values[70]	32	1			T156	1		T80	1		T83	1
values[71]	30	1			T156	1		T80	1		T83	1
values[72]	30	1			T156	1		T80	1		T83	1
values[73]	29	1			T156	1		T80	1		T83	1
values[74]	30	1			T156	1		T80	1		T83	1
values[75]	29	1			T156	1		T80	1		T83	1
values[76]	29	1			T156	1		T80	1		T83	1
values[77]	31	1			T156	1		T80	1		T83	1
values[78]	36	1			T156	1		T80	1		T83	1
values[79]	37	1			T156	1		T80	1		T83	1
values[80]	38	1			T156	1		T80	1		T83	1
values[81]	29	1			T156	1		T80	1		T83	1
values[82]	34	1			T156	1		T80	1		T83	1
values[83]	31	1			T156	1		T80	1		T83	1
values[84]	44	1			T156	1		T80	1		T83	1
values[85]	44	1			T156	1		T80	1		T83	1
values[86]	45	1			T156	1		T80	1		T83	1
values[87]	41	1			T156	1		T80	1		T83	1
values[88]	47	1			T156	1		T80	1		T83	1
values[89]	46	1			T156	1		T80	1		T83	1
values[90]	52	1			T156	1		T80	1		T83	1
values[91]	66	1			T156	1		T80	1		T83	1
values[92]	59	1			T156	1		T80	1		T83	5
values[93]	54	1			T156	1		T80	1		T83	5
values[94]	47	1			T156	1		T80	1		T83	1
values[95]	48	1			T156	1		T80	1		T83	4
values[96]	65	1			T156	1		T80	1		T83	9
values[97]	62	1			T156	1		T80	1		T83	4
values[98]	46	1			T156	1		T80	1		T83	2
values[99]	55	1			T156	2		T80	1		T83	2
values[100]	62	1			T156	1		T80	1		T83	6
values[101]	52	1			T156	1		T80	1		T83	1
values[102]	51	1			T156	1		T80	1		T83	1
values[103]	73	1			T156	1		T80	1		T83	2
values[104]	59	1			T156	1		T80	1		T83	2
values[105]	55	1			T156	1		T80	1		T83	1
values[106]	59	1			T156	1		T80	1		T83	4
values[107]	56	1			T156	1		T80	1		T83	3
values[108]	56	1			T156	1		T80	2		T83	2
values[109]	56	1			T156	1		T80	1		T83	2
values[110]	54	1			T156	1		T80	1		T83	2
values[111]	57	1			T156	1		T80	2		T83	2
values[112]	55	1			T156	3		T80	1		T83	3
values[113]	52	1			T156	1		T80	3		T83	4
values[114]	59	1			T156	2		T80	4		T83	4
values[115]	54	1			T156	4		T80	3		T83	1
values[116]	52	1			T156	1		T80	3		T83	1
values[117]	54	1			T156	2		T80	1		T83	2
values[118]	52	1			T156	1		T80	2		T83	1
values[119]	67	1			T156	1		T80	3		T83	1
values[120]	56	1			T156	2		T80	3		T83	1
values[121]	49	1			T156	2		T80	3		T83	1
values[122]	65	1			T156	2		T80	5		T83	1
values[123]	67	1			T156	4		T80	2		T83	1
values[124]	59	1			T156	1		T80	2		T83	1
values[125]	88	1			T156	1		T80	1		T83	1
values[126]	471	1			T156	37		T80	12		T83	13
values[127]	2856	1			T156	168		T80	104		T83	101
values[128]	5360	1			T156	231		T80	203		T83	227