Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.flash_ctrl__prim_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	175234	1			T1	124		T2	7		T3	686
values[2]	6645	1			T3	133		T7	4		T8	4
values[3]	2319	1			T3	66		T11	2		T19	1
values[4]	1547	1			T3	37		T214	5		T26	25
values[5]	1208	1			T3	8		T214	3		T26	22
values[6]	977	1			T3	5		T214	3		T26	13
values[7]	783	1			T214	6		T26	9		T82	53
values[8]	776	1			T214	4		T26	5		T82	46
values[9]	656	1			T214	5		T82	23		T125	32
values[10]	596	1			T214	7		T82	15		T125	41
values[11]	588	1			T214	4		T82	9		T125	44
values[12]	426	1			T214	1		T82	33		T125	24
values[13]	406	1			T214	1		T82	26		T125	15
values[14]	311	1			T214	5		T82	13		T125	1
values[15]	276	1			T214	11		T82	10		T86	1
values[16]	216	1			T214	3		T82	16		T86	1
values[17]	182	1			T82	8		T86	1		T97	1
values[18]	212	1			T82	9		T86	1		T97	1
values[19]	220	1			T82	11		T86	1		T97	1
values[20]	227	1			T82	25		T86	1		T97	1
values[21]	182	1			T82	13		T86	1		T97	1
values[22]	215	1			T82	17		T86	1		T97	1
values[23]	165	1			T82	6		T86	1		T97	1
values[24]	145	1			T82	1		T86	1		T97	1
values[25]	155	1			T86	1		T97	1		T34	26
values[26]	164	1			T86	1		T97	1		T34	22
values[27]	148	1			T86	1		T97	1		T34	24
values[28]	149	1			T86	1		T97	1		T34	26
values[29]	128	1			T86	1		T97	1		T34	20
values[30]	134	1			T86	1		T97	1		T34	25
values[31]	103	1			T86	1		T97	1		T34	12
values[32]	97	1			T86	1		T97	1		T34	4
values[33]	77	1			T86	1		T97	1		T34	5
values[34]	82	1			T86	1		T97	1		T34	3
values[35]	73	1			T86	1		T97	1		T150	3
values[36]	55	1			T86	1		T97	1		T150	2
values[37]	68	1			T86	1		T97	1		T150	2
values[38]	70	1			T86	1		T97	1		T150	3
values[39]	79	1			T86	1		T97	1		T150	2
values[40]	88	1			T86	1		T97	1		T150	4
values[41]	84	1			T86	1		T97	1		T150	3
values[42]	76	1			T86	1		T97	1		T150	1
values[43]	60	1			T86	1		T97	1		T150	3
values[44]	67	1			T86	1		T97	1		T150	5
values[45]	57	1			T86	1		T97	1		T150	1
values[46]	59	1			T86	1		T97	1		T150	2
values[47]	51	1			T86	1		T97	1		T150	1
values[48]	55	1			T86	1		T97	1		T150	2
values[49]	45	1			T86	1		T97	1		T150	1
values[50]	50	1			T86	1		T97	1		T150	1
values[51]	57	1			T86	1		T97	1		T150	5
values[52]	43	1			T86	1		T97	1		T150	2
values[53]	44	1			T86	1		T97	1		T150	1
values[54]	53	1			T86	1		T97	1		T150	2
values[55]	53	1			T86	1		T97	1		T150	3
values[56]	65	1			T86	1		T97	1		T150	6
values[57]	54	1			T86	1		T97	1		T150	4
values[58]	51	1			T86	1		T97	1		T150	2
values[59]	65	1			T86	1		T97	1		T150	2
values[60]	54	1			T86	1		T97	1		T150	2
values[61]	56	1			T86	1		T97	1		T150	2
values[62]	52	1			T86	1		T97	1		T150	4
values[63]	50	1			T86	1		T97	1		T150	1
values[64]	42	1			T86	1		T97	1		T150	1
values[65]	58	1			T86	1		T97	1		T150	4
values[66]	47	1			T86	1		T97	1		T150	1
values[67]	44	1			T86	1		T97	1		T150	1
values[68]	62	1			T86	1		T97	1		T150	5
values[69]	54	1			T86	1		T97	1		T150	1
values[70]	55	1			T86	1		T97	1		T150	3
values[71]	56	1			T86	1		T97	1		T150	1
values[72]	62	1			T86	1		T97	1		T150	1
values[73]	47	1			T86	1		T97	1		T150	1
values[74]	54	1			T86	1		T97	1		T150	5
values[75]	59	1			T86	1		T97	1		T150	2
values[76]	53	1			T86	1		T97	1		T150	3
values[77]	59	1			T86	1		T97	1		T150	3
values[78]	52	1			T86	1		T97	1		T150	1
values[79]	61	1			T86	1		T97	1		T150	1
values[80]	57	1			T86	1		T97	1		T150	5
values[81]	61	1			T86	1		T97	1		T150	2
values[82]	65	1			T86	1		T97	1		T150	2
values[83]	66	1			T86	1		T97	1		T150	3
values[84]	70	1			T86	1		T97	1		T150	1
values[85]	57	1			T86	1		T97	1		T150	3
values[86]	59	1			T86	1		T97	1		T150	5
values[87]	63	1			T86	1		T97	1		T150	3
values[88]	56	1			T86	1		T97	1		T150	3
values[89]	53	1			T86	1		T97	1		T150	1
values[90]	65	1			T86	1		T97	1		T150	3
values[91]	59	1			T86	1		T97	1		T150	6
values[92]	62	1			T86	1		T97	1		T150	7
values[93]	71	1			T86	1		T97	1		T150	3
values[94]	67	1			T86	1		T97	1		T150	6
values[95]	63	1			T86	1		T97	1		T150	4
values[96]	86	1			T86	1		T97	1		T150	11
values[97]	77	1			T86	1		T97	1		T150	7
values[98]	61	1			T86	5		T97	1		T150	2
values[99]	63	1			T86	6		T97	1		T150	3
values[100]	61	1			T86	3		T97	1		T150	7
values[101]	82	1			T86	5		T97	1		T150	3
values[102]	92	1			T86	5		T97	1		T150	10
values[103]	87	1			T86	1		T97	1		T150	4
values[104]	60	1			T86	1		T97	1		T150	2
values[105]	65	1			T86	1		T97	1		T150	1
values[106]	82	1			T86	1		T97	1		T150	3
values[107]	90	1			T86	1		T97	1		T150	10
values[108]	75	1			T86	2		T97	1		T150	4
values[109]	76	1			T86	1		T97	1		T150	4
values[110]	74	1			T86	1		T97	1		T150	3
values[111]	98	1			T86	1		T97	1		T150	3
values[112]	98	1			T86	1		T97	1		T150	5
values[113]	103	1			T86	2		T97	1		T150	8
values[114]	100	1			T86	1		T97	1		T150	6
values[115]	90	1			T86	1		T97	4		T150	10
values[116]	100	1			T86	1		T97	1		T150	4
values[117]	92	1			T86	1		T97	2		T150	9
values[118]	126	1			T86	2		T97	2		T150	11
values[119]	115	1			T86	5		T97	3		T150	3
values[120]	140	1			T86	3		T97	2		T150	7
values[121]	114	1			T86	2		T97	1		T150	4
values[122]	116	1			T86	1		T97	4		T150	2
values[123]	131	1			T86	2		T97	1		T150	1
values[124]	212	1			T86	2		T97	1		T150	8
values[125]	366	1			T86	2		T97	2		T150	21
values[126]	672	1			T86	29		T97	14		T150	26
values[127]	1706	1			T86	139		T97	111		T150	14
values[128]	2634	1			T86	211		T97	218		T150	1