Design subhierarchy
dashboard | hierarchy | modlist | groups | tests | asserts

Go up
NAMESCORELINECONDTOGGLEFSMBRANCHASSERT
u_alert_test 100.00 100.00
u_auto_block_debounce_ctl_auto_block_enable 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_auto_block_debounce_ctl_cdc 98.33 100.00 93.33 100.00 100.00
u_arb 97.73 100.00 90.91 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_auto_block_debounce_ctl_debounce_timer 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_auto_block_out_ctl_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_auto_block_out_ctl_key0_out_sel 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_auto_block_out_ctl_key0_out_value 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_auto_block_out_ctl_key1_out_sel 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_auto_block_out_ctl_key1_out_value 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_auto_block_out_ctl_key2_out_sel 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_auto_block_out_ctl_key2_out_value 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_chk 100.00 100.00 100.00 100.00
u_chk 100.00 100.00
u_tlul_data_integ_dec 100.00 100.00 100.00
u_data_chk 100.00 100.00
u_com_det_ctl_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_det_ctl_0_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_com_det_ctl_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_det_ctl_1_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_com_det_ctl_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_det_ctl_2_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_com_det_ctl_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_det_ctl_3_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_com_out_ctl_0_bat_disable_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_out_ctl_0_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_com_out_ctl_0_ec_rst_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_out_ctl_0_interrupt_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_out_ctl_0_rst_req_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_out_ctl_1_bat_disable_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_out_ctl_1_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_com_out_ctl_1_ec_rst_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_out_ctl_1_interrupt_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_out_ctl_1_rst_req_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_out_ctl_2_bat_disable_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_out_ctl_2_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_com_out_ctl_2_ec_rst_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_out_ctl_2_interrupt_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_out_ctl_2_rst_req_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_out_ctl_3_bat_disable_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_out_ctl_3_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_com_out_ctl_3_ec_rst_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_out_ctl_3_interrupt_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_out_ctl_3_rst_req_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_det_ctl_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_det_ctl_0_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_com_pre_det_ctl_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_det_ctl_1_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_com_pre_det_ctl_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_det_ctl_2_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_com_pre_det_ctl_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_det_ctl_3_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_com_pre_sel_ctl_0_ac_present_sel_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_sel_ctl_0_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_com_pre_sel_ctl_0_key0_in_sel_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_sel_ctl_0_key1_in_sel_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_sel_ctl_0_key2_in_sel_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_sel_ctl_0_pwrb_in_sel_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_sel_ctl_1_ac_present_sel_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_sel_ctl_1_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_com_pre_sel_ctl_1_key0_in_sel_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_sel_ctl_1_key1_in_sel_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_sel_ctl_1_key2_in_sel_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_sel_ctl_1_pwrb_in_sel_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_sel_ctl_2_ac_present_sel_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_sel_ctl_2_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_com_pre_sel_ctl_2_key0_in_sel_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_sel_ctl_2_key1_in_sel_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_sel_ctl_2_key2_in_sel_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_sel_ctl_2_pwrb_in_sel_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_sel_ctl_3_ac_present_sel_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_sel_ctl_3_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_com_pre_sel_ctl_3_key0_in_sel_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_sel_ctl_3_key1_in_sel_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_sel_ctl_3_key2_in_sel_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_pre_sel_ctl_3_pwrb_in_sel_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_sel_ctl_0_ac_present_sel_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_sel_ctl_0_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_com_sel_ctl_0_key0_in_sel_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_sel_ctl_0_key1_in_sel_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_sel_ctl_0_key2_in_sel_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_sel_ctl_0_pwrb_in_sel_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_sel_ctl_1_ac_present_sel_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_sel_ctl_1_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_com_sel_ctl_1_key0_in_sel_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_sel_ctl_1_key1_in_sel_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_sel_ctl_1_key2_in_sel_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_sel_ctl_1_pwrb_in_sel_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_sel_ctl_2_ac_present_sel_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_sel_ctl_2_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_com_sel_ctl_2_key0_in_sel_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_sel_ctl_2_key1_in_sel_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_sel_ctl_2_key2_in_sel_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_sel_ctl_2_pwrb_in_sel_2 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_sel_ctl_3_ac_present_sel_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_sel_ctl_3_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_com_sel_ctl_3_key0_in_sel_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_sel_ctl_3_key1_in_sel_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_sel_ctl_3_key2_in_sel_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_com_sel_ctl_3_pwrb_in_sel_3 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_combo_intr_status_combo0_h2l 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_combo_intr_status_combo1_h2l 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_combo_intr_status_combo2_h2l 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_combo_intr_status_combo3_h2l 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_ec_rst_ctl 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ec_rst_ctl_cdc 98.33 100.00 93.33 100.00 100.00
u_arb 97.73 100.00 90.91 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_intr_enable 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_intr_state 92.59 77.78 100.00 100.00
wr_en_data_arb 50.00 50.00
u_intr_test 100.00 100.00
u_key_intr_ctl_ac_present_h2l 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_intr_ctl_ac_present_l2h 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_intr_ctl_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_key_intr_ctl_ec_rst_l_h2l 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_intr_ctl_ec_rst_l_l2h 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_intr_ctl_flash_wp_l_h2l 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_intr_ctl_flash_wp_l_l2h 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_intr_ctl_key0_in_h2l 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_intr_ctl_key0_in_l2h 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_intr_ctl_key1_in_h2l 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_intr_ctl_key1_in_l2h 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_intr_ctl_key2_in_h2l 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_intr_ctl_key2_in_l2h 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_intr_ctl_pwrb_in_h2l 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_intr_ctl_pwrb_in_l2h 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_intr_debounce_ctl 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_intr_debounce_ctl_cdc 98.33 100.00 93.33 100.00 100.00
u_arb 97.73 100.00 90.91 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_key_intr_status_ac_present_h2l 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_key_intr_status_ac_present_l2h 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_key_intr_status_ec_rst_l_h2l 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_key_intr_status_ec_rst_l_l2h 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_key_intr_status_flash_wp_l_h2l 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_key_intr_status_flash_wp_l_l2h 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_key_intr_status_key0_in_h2l 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_key_intr_status_key0_in_l2h 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_key_intr_status_key1_in_h2l 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_key_intr_status_key1_in_l2h 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_key_intr_status_key2_in_h2l 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_key_intr_status_key2_in_l2h 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_key_intr_status_pwrb_h2l 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_key_intr_status_pwrb_l2h 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_key_invert_ctl_ac_present 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_invert_ctl_bat_disable 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_invert_ctl_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_key_invert_ctl_key0_in 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_invert_ctl_key0_out 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_invert_ctl_key1_in 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_invert_ctl_key1_out 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_invert_ctl_key2_in 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_invert_ctl_key2_out 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_invert_ctl_lid_open 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_invert_ctl_pwrb_in 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_invert_ctl_pwrb_out 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_key_invert_ctl_z3_wakeup 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_allowed_ctl_bat_disable_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_allowed_ctl_bat_disable_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_allowed_ctl_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_pin_allowed_ctl_ec_rst_l_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_allowed_ctl_ec_rst_l_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_allowed_ctl_flash_wp_l_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_allowed_ctl_flash_wp_l_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_allowed_ctl_key0_out_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_allowed_ctl_key0_out_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_allowed_ctl_key1_out_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_allowed_ctl_key1_out_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_allowed_ctl_key2_out_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_allowed_ctl_key2_out_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_allowed_ctl_pwrb_out_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_allowed_ctl_pwrb_out_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_allowed_ctl_z3_wakeup_0 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_allowed_ctl_z3_wakeup_1 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_in_value_ac_present 92.59 77.78 100.00 100.00
wr_en_data_arb 50.00 50.00
u_pin_in_value_ec_rst_l 92.59 77.78 100.00 100.00
wr_en_data_arb 50.00 50.00
u_pin_in_value_flash_wp_l 92.59 77.78 100.00 100.00
wr_en_data_arb 50.00 50.00
u_pin_in_value_key0_in 92.59 77.78 100.00 100.00
wr_en_data_arb 50.00 50.00
u_pin_in_value_key1_in 92.59 77.78 100.00 100.00
wr_en_data_arb 50.00 50.00
u_pin_in_value_key2_in 92.59 77.78 100.00 100.00
wr_en_data_arb 50.00 50.00
u_pin_in_value_lid_open 92.59 77.78 100.00 100.00
wr_en_data_arb 50.00 50.00
u_pin_in_value_pwrb_in 92.59 77.78 100.00 100.00
wr_en_data_arb 50.00 50.00
u_pin_out_ctl_bat_disable 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_out_ctl_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_pin_out_ctl_ec_rst_l 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_out_ctl_flash_wp_l 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_out_ctl_key0_out 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_out_ctl_key1_out 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_out_ctl_key2_out 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_out_ctl_pwrb_out 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_out_ctl_z3_wakeup 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_out_value_bat_disable 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_out_value_cdc 99.17 100.00 96.67 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_pin_out_value_ec_rst_l 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_out_value_flash_wp_l 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_out_value_key0_out 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_out_value_key1_out 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_out_value_key2_out 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_out_value_pwrb_out 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_pin_out_value_z3_wakeup 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_prim_reg_we_check 100.00 100.00 100.00
u_prim_buf 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00
u_prim_onehot_check 100.00 100.00
u_reg_if 98.98 97.14 98.80 100.00 100.00
u_err 100.00 100.00 100.00 100.00 100.00
u_rsp_intg_gen 83.33 66.67 100.00
u_regwen 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_rsp_intg_gen 100.00 100.00 100.00
gen_data_intg.u_tlul_data_integ_enc 100.00 100.00
u_data_gen 100.00 100.00
gen_rsp_intg.u_rsp_gen 100.00 100.00
u_ulp_ac_debounce_ctl 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ulp_ac_debounce_ctl_cdc 98.33 100.00 93.33 100.00 100.00
u_arb 97.73 100.00 90.91 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_ulp_ctl 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ulp_ctl_cdc 99.22 100.00 96.88 100.00 100.00
u_arb 100.00 100.00 100.00 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_ulp_lid_debounce_ctl 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ulp_lid_debounce_ctl_cdc 98.33 100.00 93.33 100.00 100.00
u_arb 97.73 100.00 90.91 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_ulp_pwrb_debounce_ctl 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00 100.00
u_ulp_pwrb_debounce_ctl_cdc 98.33 100.00 93.33 100.00 100.00
u_arb 97.73 100.00 90.91 100.00 100.00
gen_passthru.u_dst_to_src_ack 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_ulp_status 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_wkup_status 100.00 100.00 100.00 100.00
wr_en_data_arb 100.00 100.00 100.00
u_wkup_status_cdc 94.70 96.99 88.57 93.22 100.00
u_arb 93.39 95.92 86.96 90.70 100.00
gen_wr_req.u_dst_update_sync 93.75 100.00 75.00 100.00 100.00
gen_nrz_hs_protocol.ack_sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
gen_nrz_hs_protocol.req_sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_src_to_dst_req 100.00 100.00 100.00 100.00 100.00
prim_flop_2sync 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_1 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
u_sync_2 100.00 100.00 100.00
gen_generic.u_impl_generic 100.00 100.00 100.00
0% 10% 20% 30% 40% 50% 60% 70% 80% 90% 100%