Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.uart0_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	138437	1			T15	182		T16	15		T17	11
values[2]	9746	1			T15	12		T17	1		T38	103
values[3]	3858	1			T15	4		T38	87		T98	11
values[4]	2108	1			T15	3		T38	61		T98	9
values[5]	1479	1			T15	1		T38	35		T98	7
values[6]	999	1			T15	2		T38	20		T98	8
values[7]	753	1			T15	3		T38	8		T98	4
values[8]	675	1			T38	3		T98	21		T291	4
values[9]	501	1			T38	5		T98	6		T291	2
values[10]	418	1			T38	4		T98	3		T291	1
values[11]	361	1			T38	1		T98	9		T92	1
values[12]	313	1			T98	10		T92	3		T84	1
values[13]	316	1			T98	4		T92	1		T84	2
values[14]	316	1			T98	3		T92	3		T84	5
values[15]	304	1			T98	5		T92	4		T84	10
values[16]	345	1			T98	8		T92	6		T84	2
values[17]	308	1			T98	6		T92	2		T84	3
values[18]	330	1			T98	4		T92	1		T84	2
values[19]	311	1			T98	6		T92	3		T84	2
values[20]	288	1			T98	10		T92	3		T84	1
values[21]	270	1			T98	8		T92	2		T84	1
values[22]	296	1			T98	12		T92	4		T84	1
values[23]	322	1			T98	12		T92	3		T84	5
values[24]	296	1			T98	11		T92	1		T84	2
values[25]	312	1			T98	4		T92	2		T84	1
values[26]	312	1			T98	3		T92	8		T84	4
values[27]	302	1			T98	8		T92	6		T84	5
values[28]	304	1			T98	6		T92	4		T84	4
values[29]	283	1			T98	5		T92	1		T84	3
values[30]	262	1			T98	7		T92	2		T84	2
values[31]	241	1			T98	10		T92	2		T84	2
values[32]	278	1			T98	3		T92	3		T84	1
values[33]	291	1			T98	8		T92	7		T84	4
values[34]	280	1			T98	4		T92	4		T84	6
values[35]	284	1			T98	7		T92	2		T84	3
values[36]	299	1			T98	24		T92	1		T84	2
values[37]	292	1			T98	15		T92	2		T82	6
values[38]	301	1			T98	5		T92	10		T82	8
values[39]	272	1			T98	3		T92	7		T82	6
values[40]	262	1			T98	6		T92	1		T82	7
values[41]	246	1			T98	4		T92	3		T82	7
values[42]	278	1			T98	4		T92	1		T82	12
values[43]	306	1			T98	4		T92	1		T82	2
values[44]	275	1			T98	10		T92	2		T82	8
values[45]	258	1			T98	7		T92	2		T82	5
values[46]	292	1			T98	15		T92	2		T82	4
values[47]	304	1			T98	8		T92	1		T82	16
values[48]	265	1			T98	14		T92	4		T82	6
values[49]	281	1			T98	9		T92	5		T82	2
values[50]	225	1			T98	6		T92	3		T82	3
values[51]	272	1			T98	9		T92	2		T82	12
values[52]	295	1			T98	7		T92	3		T82	8
values[53]	299	1			T98	14		T92	4		T82	6
values[54]	277	1			T98	3		T92	2		T82	10
values[55]	263	1			T98	10		T92	3		T82	5
values[56]	253	1			T98	10		T92	2		T82	6
values[57]	270	1			T98	7		T92	1		T82	10
values[58]	202	1			T98	5		T92	2		T82	7
values[59]	200	1			T98	5		T92	3		T82	4
values[60]	235	1			T98	12		T92	7		T82	3
values[61]	198	1			T98	5		T92	6		T82	11
values[62]	197	1			T98	8		T92	4		T82	8
values[63]	221	1			T98	11		T92	2		T281	1
values[64]	217	1			T98	5		T92	1		T281	1
values[65]	152	1			T98	4		T92	5		T281	1
values[66]	154	1			T98	9		T92	5		T281	1
values[67]	141	1			T98	8		T92	1		T281	1
values[68]	119	1			T98	6		T92	3		T281	1
values[69]	118	1			T98	3		T92	1		T281	1
values[70]	107	1			T98	6		T92	1		T281	1
values[71]	120	1			T98	4		T92	2		T281	1
values[72]	100	1			T92	1		T281	1		T71	1
values[73]	80	1			T92	3		T281	1		T71	1
values[74]	82	1			T92	2		T281	1		T71	1
values[75]	72	1			T92	4		T281	1		T71	1
values[76]	90	1			T92	5		T281	1		T71	1
values[77]	90	1			T92	10		T281	1		T71	1
values[78]	74	1			T92	4		T281	1		T71	1
values[79]	66	1			T92	2		T281	1		T71	2
values[80]	66	1			T92	6		T281	1		T71	1
values[81]	83	1			T92	7		T281	1		T71	1
values[82]	90	1			T92	1		T281	6		T71	3
values[83]	85	1			T92	2		T281	3		T71	7
values[84]	75	1			T92	1		T281	1		T71	2
values[85]	85	1			T92	4		T281	4		T71	3
values[86]	78	1			T92	7		T281	4		T71	1
values[87]	94	1			T92	6		T281	2		T71	4
values[88]	104	1			T92	5		T281	13		T71	1
values[89]	95	1			T92	3		T281	2		T71	3
values[90]	82	1			T92	2		T281	1		T71	1
values[91]	88	1			T92	1		T281	1		T71	2
values[92]	108	1			T92	2		T281	2		T71	10
values[93]	74	1			T92	3		T281	1		T71	1
values[94]	85	1			T92	1		T281	6		T71	1
values[95]	92	1			T92	2		T281	4		T71	4
values[96]	89	1			T92	2		T281	4		T71	1
values[97]	99	1			T92	4		T281	3		T71	1
values[98]	89	1			T92	2		T281	4		T71	6
values[99]	94	1			T92	1		T281	7		T71	2
values[100]	113	1			T92	3		T281	3		T71	3
values[101]	106	1			T92	10		T281	3		T71	4
values[102]	88	1			T92	9		T281	2		T71	8
values[103]	86	1			T92	1		T281	4		T71	2
values[104]	90	1			T92	8		T281	2		T71	1
values[105]	87	1			T92	9		T281	2		T71	3
values[106]	92	1			T92	4		T281	2		T71	1
values[107]	67	1			T92	3		T281	1		T71	2
values[108]	90	1			T92	2		T281	2		T71	2
values[109]	93	1			T92	8		T281	3		T71	5
values[110]	73	1			T92	10		T281	2		T71	1
values[111]	84	1			T92	24		T281	1		T71	1
values[112]	78	1			T92	13		T281	2		T71	1
values[113]	103	1			T92	13		T281	1		T71	1
values[114]	66	1			T92	7		T281	1		T71	1
values[115]	84	1			T92	5		T281	2		T71	5
values[116]	79	1			T92	2		T281	3		T71	2
values[117]	90	1			T92	4		T281	2		T71	1
values[118]	67	1			T92	2		T281	1		T71	1
values[119]	77	1			T92	3		T281	3		T71	1
values[120]	80	1			T92	3		T281	1		T71	3
values[121]	96	1			T92	5		T281	1		T71	3
values[122]	74	1			T92	3		T281	1		T71	1
values[123]	92	1			T92	2		T281	1		T71	2
values[124]	81	1			T92	10		T281	2		T71	1
values[125]	91	1			T92	10		T281	1		T71	1
values[126]	162	1			T92	12		T281	4		T71	6
values[127]	935	1			T92	32		T281	27		T71	24
values[128]	7048	1			T92	10		T281	282		T71	243