Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.i2c1_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	141423	1			T29	47		T30	76		T31	4
values[2]	10171	1			T313	4		T132	1		T115	2
values[3]	4326	1			T379	14		T776	24		T505	2
values[4]	2452	1			T379	21		T776	14		T505	3
values[5]	1646	1			T379	10		T776	29		T505	4
values[6]	1307	1			T379	19		T776	17		T505	7
values[7]	855	1			T379	18		T776	15		T505	2
values[8]	708	1			T379	2		T505	5		T887	3
values[9]	534	1			T505	4		T871	1		T459	4
values[10]	482	1			T505	4		T871	1		T459	3
values[11]	409	1			T505	6		T871	1		T459	1
values[12]	388	1			T505	1		T871	1		T892	3
values[13]	347	1			T505	1		T871	1		T892	4
values[14]	426	1			T505	2		T871	1		T892	13
values[15]	416	1			T505	6		T871	1		T892	8
values[16]	420	1			T505	19		T871	1		T892	5
values[17]	371	1			T505	11		T871	1		T892	3
values[18]	363	1			T505	3		T871	1		T892	3
values[19]	323	1			T505	1		T871	1		T892	5
values[20]	331	1			T505	5		T871	1		T892	10
values[21]	369	1			T505	5		T871	1		T892	6
values[22]	359	1			T505	7		T871	1		T892	4
values[23]	376	1			T505	9		T871	1		T892	11
values[24]	346	1			T505	4		T871	1		T892	8
values[25]	319	1			T505	1		T871	1		T892	14
values[26]	305	1			T505	4		T871	1		T892	5
values[27]	324	1			T505	2		T871	1		T892	11
values[28]	378	1			T505	1		T871	1		T892	6
values[29]	364	1			T505	3		T871	1		T892	6
values[30]	304	1			T505	1		T871	1		T892	4
values[31]	321	1			T505	1		T871	1		T892	11
values[32]	327	1			T505	3		T871	1		T892	4
values[33]	377	1			T505	2		T871	1		T892	6
values[34]	322	1			T505	1		T871	1		T892	3
values[35]	380	1			T505	4		T871	1		T892	3
values[36]	369	1			T505	3		T871	1		T892	5
values[37]	328	1			T505	1		T871	1		T892	5
values[38]	309	1			T505	3		T871	1		T892	6
values[39]	308	1			T505	2		T871	1		T892	5
values[40]	318	1			T505	2		T871	1		T892	16
values[41]	295	1			T505	2		T871	1		T893	6
values[42]	246	1			T505	3		T871	1		T893	5
values[43]	321	1			T505	4		T871	1		T893	6
values[44]	335	1			T505	1		T871	1		T893	5
values[45]	284	1			T505	2		T871	1		T893	4
values[46]	342	1			T505	1		T871	1		T893	11
values[47]	305	1			T505	9		T871	1		T893	2
values[48]	251	1			T505	2		T871	1		T893	5
values[49]	310	1			T505	1		T871	1		T893	6
values[50]	257	1			T505	4		T871	1		T893	7
values[51]	273	1			T505	3		T871	1		T893	7
values[52]	314	1			T505	1		T871	1		T893	7
values[53]	292	1			T505	4		T871	1		T893	23
values[54]	248	1			T505	5		T871	1		T893	8
values[55]	248	1			T505	1		T871	1		T893	6
values[56]	239	1			T505	2		T871	1		T893	6
values[57]	258	1			T505	3		T871	1		T893	7
values[58]	254	1			T505	4		T871	1		T894	18
values[59]	270	1			T505	4		T871	1		T894	10
values[60]	251	1			T505	7		T871	1		T894	22
values[61]	208	1			T505	6		T871	1		T894	19
values[62]	247	1			T505	4		T871	1		T894	19
values[63]	194	1			T505	7		T871	2		T894	11
values[64]	157	1			T505	1		T871	1		T894	19
values[65]	143	1			T505	2		T871	1		T894	18
values[66]	156	1			T505	1		T871	1		T894	12
values[67]	137	1			T505	2		T871	1		T894	9
values[68]	137	1			T505	3		T871	1		T889	5
values[69]	123	1			T505	1		T871	1		T889	5
values[70]	103	1			T505	2		T871	1		T890	1
values[71]	105	1			T505	2		T871	1		T890	1
values[72]	102	1			T505	3		T871	1		T890	1
values[73]	66	1			T505	1		T871	1		T890	1
values[74]	84	1			T505	3		T871	1		T890	1
values[75]	67	1			T505	1		T871	1		T890	1
values[76]	63	1			T505	2		T871	1		T890	1
values[77]	75	1			T505	3		T871	1		T890	1
values[78]	80	1			T505	8		T871	1		T890	1
values[79]	58	1			T505	3		T871	1		T890	1
values[80]	54	1			T505	2		T871	1		T890	1
values[81]	58	1			T505	1		T871	1		T890	2
values[82]	73	1			T505	2		T871	1		T890	1
values[83]	66	1			T505	1		T871	1		T890	1
values[84]	66	1			T505	2		T871	1		T890	1
values[85]	76	1			T505	6		T871	1		T890	1
values[86]	73	1			T505	2		T871	1		T890	1
values[87]	68	1			T505	2		T871	1		T890	1
values[88]	67	1			T505	4		T871	1		T890	1
values[89]	62	1			T505	8		T871	1		T890	1
values[90]	55	1			T505	3		T871	1		T890	1
values[91]	74	1			T505	2		T871	1		T890	1
values[92]	67	1			T505	4		T871	1		T890	1
values[93]	89	1			T505	4		T871	1		T890	1
values[94]	79	1			T505	2		T871	1		T890	1
values[95]	87	1			T505	2		T871	1		T890	1
values[96]	87	1			T505	1		T871	1		T890	1
values[97]	80	1			T505	2		T871	1		T890	1
values[98]	71	1			T505	4		T871	1		T890	1
values[99]	69	1			T505	4		T871	1		T890	1
values[100]	73	1			T505	4		T871	1		T890	1
values[101]	67	1			T505	3		T871	1		T890	1
values[102]	83	1			T505	6		T871	1		T890	1
values[103]	69	1			T505	11		T871	1		T890	3
values[104]	77	1			T505	5		T871	1		T890	3
values[105]	78	1			T505	9		T871	1		T890	1
values[106]	95	1			T505	7		T871	1		T890	6
values[107]	61	1			T505	3		T871	1		T890	1
values[108]	55	1			T505	5		T871	1		T890	1
values[109]	71	1			T505	5		T871	1		T890	2
values[110]	79	1			T505	21		T871	1		T890	2
values[111]	91	1			T505	9		T871	1		T890	4
values[112]	83	1			T505	5		T871	1		T890	5
values[113]	71	1			T505	2		T871	1		T890	7
values[114]	56	1			T505	3		T871	1		T890	2
values[115]	60	1			T505	3		T871	1		T890	1
values[116]	76	1			T505	3		T871	1		T890	2
values[117]	61	1			T505	1		T871	1		T890	1
values[118]	59	1			T871	1		T890	1		T876	2
values[119]	63	1			T871	1		T890	2		T876	7
values[120]	55	1			T871	1		T890	3		T876	1
values[121]	48	1			T871	1		T890	1		T876	1
values[122]	66	1			T871	1		T890	3		T876	1
values[123]	81	1			T871	5		T890	6		T876	3
values[124]	85	1			T871	1		T890	5		T876	1
values[125]	79	1			T871	1		T890	5		T876	2
values[126]	102	1			T871	3		T890	5		T876	1
values[127]	743	1			T871	24		T890	23		T876	32
values[128]	6348	1			T871	339		T890	309		T876	275