Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.rv_timer_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	144907	1			T77	439		T81	17		T82	430
values[2]	12202	1			T77	151		T82	85		T231	1
values[3]	4854	1			T77	48		T82	15		T495	1
values[4]	2712	1			T77	21		T82	10		T403	15
values[5]	1680	1			T77	24		T82	4		T403	13
values[6]	1130	1			T77	17		T82	4		T403	3
values[7]	775	1			T77	12		T82	10		T458	3
values[8]	702	1			T77	15		T82	10		T402	12
values[9]	579	1			T77	6		T82	7		T402	13
values[10]	497	1			T77	11		T82	4		T402	6
values[11]	439	1			T77	3		T82	2		T402	8
values[12]	423	1			T82	6		T402	3		T442	6
values[13]	402	1			T82	4		T402	6		T442	4
values[14]	392	1			T82	1		T402	12		T442	14
values[15]	350	1			T82	3		T402	6		T442	3
values[16]	326	1			T82	2		T402	8		T442	5
values[17]	336	1			T82	3		T402	5		T442	10
values[18]	312	1			T82	1		T402	3		T442	6
values[19]	373	1			T82	3		T402	6		T442	4
values[20]	319	1			T82	3		T402	5		T442	7
values[21]	336	1			T82	3		T402	6		T442	17
values[22]	344	1			T82	1		T402	26		T442	8
values[23]	329	1			T82	2		T402	5		T442	7
values[24]	299	1			T82	2		T402	5		T442	6
values[25]	339	1			T82	1		T402	4		T442	6
values[26]	314	1			T82	2		T402	15		T442	13
values[27]	372	1			T82	2		T402	9		T442	12
values[28]	312	1			T82	3		T402	8		T442	6
values[29]	323	1			T82	4		T402	8		T442	10
values[30]	354	1			T82	3		T402	7		T442	4
values[31]	352	1			T402	19		T442	3		T772	3
values[32]	319	1			T402	9		T442	10		T772	5
values[33]	301	1			T402	11		T442	5		T772	6
values[34]	286	1			T402	4		T442	6		T772	3
values[35]	317	1			T402	3		T442	6		T772	4
values[36]	326	1			T402	2		T442	5		T772	3
values[37]	322	1			T402	5		T442	10		T772	1
values[38]	249	1			T402	3		T442	3		T772	1
values[39]	284	1			T402	3		T442	3		T772	2
values[40]	275	1			T402	5		T442	10		T772	8
values[41]	321	1			T402	11		T442	19		T772	6
values[42]	350	1			T402	2		T442	22		T772	8
values[43]	304	1			T402	10		T442	7		T772	6
values[44]	267	1			T402	11		T442	9		T772	2
values[45]	303	1			T442	6		T772	2		T773	1
values[46]	318	1			T442	6		T772	1		T773	1
values[47]	245	1			T442	4		T772	1		T773	1
values[48]	336	1			T442	7		T772	2		T773	1
values[49]	293	1			T442	8		T772	1		T773	1
values[50]	276	1			T442	6		T772	1		T773	1
values[51]	275	1			T442	16		T772	1		T773	1
values[52]	273	1			T442	15		T772	2		T773	1
values[53]	263	1			T442	19		T772	1		T773	1
values[54]	276	1			T442	1		T772	2		T773	1
values[55]	249	1			T772	2		T773	1		T774	4
values[56]	252	1			T772	1		T773	1		T774	10
values[57]	268	1			T772	1		T773	1		T774	7
values[58]	291	1			T772	7		T773	1		T774	16
values[59]	279	1			T772	8		T773	1		T774	21
values[60]	256	1			T772	1		T773	1		T774	31
values[61]	205	1			T772	6		T773	1		T774	6
values[62]	249	1			T772	2		T773	1		T774	3
values[63]	207	1			T772	2		T773	1		T774	6
values[64]	185	1			T772	2		T773	1		T774	3
values[65]	180	1			T772	3		T773	1		T775	1
values[66]	159	1			T772	3		T773	1		T775	1
values[67]	138	1			T772	6		T773	1		T775	1
values[68]	139	1			T772	5		T773	1		T775	1
values[69]	189	1			T772	7		T773	1		T775	1
values[70]	164	1			T772	3		T773	1		T775	1
values[71]	154	1			T772	5		T773	1		T775	2
values[72]	156	1			T772	6		T773	1		T775	1
values[73]	109	1			T772	1		T773	1		T775	1
values[74]	113	1			T772	2		T773	1		T775	1
values[75]	115	1			T772	3		T773	1		T775	1
values[76]	127	1			T772	2		T773	1		T775	1
values[77]	153	1			T772	1		T773	1		T775	1
values[78]	112	1			T772	3		T773	1		T775	1
values[79]	91	1			T772	2		T773	1		T775	1
values[80]	96	1			T772	3		T773	1		T775	1
values[81]	75	1			T772	1		T773	1		T775	1
values[82]	108	1			T772	1		T773	1		T775	1
values[83]	73	1			T772	6		T773	1		T775	1
values[84]	74	1			T772	2		T773	1		T775	1
values[85]	113	1			T772	7		T773	1		T775	1
values[86]	108	1			T772	8		T773	1		T775	1
values[87]	96	1			T772	3		T773	1		T775	1
values[88]	77	1			T772	2		T773	1		T775	1
values[89]	76	1			T772	8		T773	1		T775	1
values[90]	71	1			T772	2		T773	1		T775	1
values[91]	81	1			T772	4		T773	2		T775	1
values[92]	80	1			T772	3		T773	1		T775	1
values[93]	87	1			T772	5		T773	1		T775	1
values[94]	87	1			T772	1		T773	1		T775	1
values[95]	72	1			T772	1		T773	1		T775	1
values[96]	78	1			T772	1		T773	1		T775	1
values[97]	68	1			T772	6		T773	1		T775	1
values[98]	108	1			T772	15		T773	1		T775	1
values[99]	72	1			T772	2		T773	1		T775	1
values[100]	76	1			T772	3		T773	1		T775	1
values[101]	67	1			T772	7		T773	1		T775	1
values[102]	80	1			T772	4		T773	2		T775	1
values[103]	72	1			T772	5		T773	1		T775	1
values[104]	74	1			T772	4		T773	1		T775	1
values[105]	74	1			T772	17		T773	1		T775	1
values[106]	66	1			T772	7		T773	1		T775	1
values[107]	95	1			T772	7		T773	1		T775	1
values[108]	86	1			T772	4		T773	1		T775	1
values[109]	70	1			T772	2		T773	1		T775	1
values[110]	72	1			T772	3		T773	1		T775	3
values[111]	78	1			T772	3		T773	1		T775	1
values[112]	72	1			T772	2		T773	1		T775	2
values[113]	80	1			T772	4		T773	1		T775	2
values[114]	74	1			T772	10		T773	1		T775	2
values[115]	69	1			T772	6		T773	1		T775	1
values[116]	97	1			T772	3		T773	1		T775	4
values[117]	62	1			T772	8		T773	1		T775	1
values[118]	65	1			T772	4		T773	1		T775	5
values[119]	71	1			T772	4		T773	1		T775	1
values[120]	56	1			T772	8		T773	1		T775	2
values[121]	75	1			T772	4		T773	1		T775	5
values[122]	79	1			T772	1		T773	1		T775	1
values[123]	79	1			T772	5		T773	1		T775	3
values[124]	73	1			T772	11		T773	1		T775	1
values[125]	95	1			T772	6		T773	7		T775	2
values[126]	118	1			T772	1		T773	6		T775	3
values[127]	834	1			T772	1		T773	35		T775	33
values[128]	6992	1			T773	345		T775	376		T776	265