Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.flash_ctrl__prim_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	156744	1			T69	10		T70	69		T73	52
values[2]	3280	1			T70	5		T74	3		T403	2
values[3]	1392	1			T504	31		T399	9		T466	1
values[4]	1078	1			T504	5		T399	6		T796	46
values[5]	861	1			T504	2		T399	11		T796	52
values[6]	651	1			T504	2		T399	15		T796	23
values[7]	567	1			T504	12		T399	16		T796	22
values[8]	487	1			T504	32		T399	12		T796	12
values[9]	402	1			T504	27		T399	10		T796	1
values[10]	362	1			T504	27		T399	7		T478	1
values[11]	398	1			T504	13		T399	4		T478	1
values[12]	424	1			T504	6		T399	6		T478	1
values[13]	320	1			T504	1		T399	2		T478	1
values[14]	296	1			T504	3		T399	2		T478	1
values[15]	270	1			T504	5		T399	4		T478	1
values[16]	267	1			T504	3		T399	3		T478	1
values[17]	317	1			T504	7		T399	1		T478	1
values[18]	269	1			T504	12		T399	1		T478	1
values[19]	265	1			T504	30		T399	1		T478	1
values[20]	302	1			T504	43		T399	1		T478	1
values[21]	288	1			T504	25		T399	1		T478	1
values[22]	234	1			T504	22		T399	1		T478	1
values[23]	189	1			T504	9		T399	2		T478	1
values[24]	157	1			T504	8		T399	2		T478	1
values[25]	129	1			T504	16		T399	9		T478	1
values[26]	185	1			T504	3		T399	11		T478	1
values[27]	163	1			T399	11		T478	2		T800	1
values[28]	112	1			T399	2		T478	1		T800	1
values[29]	111	1			T399	1		T478	1		T800	1
values[30]	110	1			T399	3		T478	1		T800	1
values[31]	99	1			T399	1		T478	1		T800	1
values[32]	103	1			T399	2		T478	1		T800	1
values[33]	100	1			T399	3		T478	1		T800	1
values[34]	83	1			T399	1		T478	1		T800	1
values[35]	83	1			T399	4		T478	1		T800	1
values[36]	65	1			T399	1		T478	1		T800	1
values[37]	67	1			T399	2		T478	1		T800	1
values[38]	57	1			T399	2		T478	1		T800	1
values[39]	52	1			T399	1		T478	1		T800	1
values[40]	54	1			T399	3		T478	1		T800	1
values[41]	46	1			T478	1		T800	1		T797	1
values[42]	49	1			T478	1		T800	1		T797	1
values[43]	53	1			T478	1		T800	1		T797	1
values[44]	59	1			T478	1		T800	1		T797	1
values[45]	54	1			T478	1		T800	1		T797	1
values[46]	50	1			T478	1		T800	1		T797	1
values[47]	51	1			T478	1		T800	1		T797	1
values[48]	53	1			T478	1		T800	1		T797	1
values[49]	58	1			T478	1		T800	1		T797	1
values[50]	50	1			T478	1		T800	1		T797	1
values[51]	62	1			T478	1		T800	1		T797	1
values[52]	53	1			T478	1		T800	1		T797	1
values[53]	54	1			T478	1		T800	1		T797	1
values[54]	62	1			T478	1		T800	1		T797	1
values[55]	56	1			T478	1		T800	1		T797	1
values[56]	62	1			T478	1		T800	1		T797	1
values[57]	52	1			T478	1		T800	1		T797	1
values[58]	69	1			T478	1		T800	1		T797	1
values[59]	55	1			T478	1		T800	1		T797	1
values[60]	55	1			T478	1		T800	1		T797	1
values[61]	56	1			T478	1		T800	1		T797	1
values[62]	50	1			T478	1		T800	1		T797	1
values[63]	49	1			T478	1		T800	1		T797	1
values[64]	52	1			T478	1		T800	1		T797	1
values[65]	57	1			T478	1		T800	1		T797	1
values[66]	57	1			T478	1		T800	1		T797	2
values[67]	42	1			T478	1		T800	1		T797	1
values[68]	49	1			T478	1		T800	1		T797	1
values[69]	45	1			T478	1		T800	1		T797	1
values[70]	53	1			T478	1		T800	1		T797	1
values[71]	50	1			T478	1		T800	1		T797	1
values[72]	56	1			T478	1		T800	1		T797	1
values[73]	56	1			T478	1		T800	1		T797	1
values[74]	58	1			T478	1		T800	2		T797	1
values[75]	66	1			T478	1		T800	8		T797	1
values[76]	50	1			T478	1		T800	1		T797	1
values[77]	49	1			T478	1		T800	1		T797	1
values[78]	49	1			T478	1		T800	3		T797	1
values[79]	45	1			T478	1		T800	3		T797	1
values[80]	43	1			T478	1		T800	3		T797	1
values[81]	55	1			T478	1		T800	4		T797	1
values[82]	51	1			T478	1		T800	3		T797	1
values[83]	57	1			T478	1		T800	1		T797	1
values[84]	61	1			T478	1		T800	2		T797	1
values[85]	53	1			T478	1		T800	3		T797	1
values[86]	51	1			T478	1		T800	1		T797	1
values[87]	78	1			T478	1		T800	6		T797	1
values[88]	72	1			T478	1		T800	3		T797	1
values[89]	76	1			T478	1		T800	3		T797	1
values[90]	73	1			T478	1		T800	2		T797	1
values[91]	85	1			T478	1		T800	8		T797	1
values[92]	77	1			T478	1		T800	2		T797	1
values[93]	74	1			T478	1		T800	4		T797	1
values[94]	67	1			T478	1		T800	1		T797	1
values[95]	70	1			T478	1		T800	3		T797	1
values[96]	76	1			T478	1		T800	3		T797	1
values[97]	57	1			T478	1		T800	2		T797	1
values[98]	96	1			T478	1		T800	2		T797	1
values[99]	91	1			T478	1		T800	4		T797	1
values[100]	96	1			T478	1		T800	2		T797	1
values[101]	98	1			T478	1		T800	1		T797	1
values[102]	89	1			T478	1		T800	1		T797	1
values[103]	94	1			T478	1		T800	5		T797	3
values[104]	88	1			T478	1		T800	3		T797	4
values[105]	87	1			T478	1		T800	3		T797	2
values[106]	96	1			T478	2		T800	3		T797	4
values[107]	90	1			T478	2		T800	3		T797	1
values[108]	86	1			T478	2		T800	1		T797	2
values[109]	95	1			T478	2		T800	1		T797	5
values[110]	98	1			T478	3		T800	2		T797	8
values[111]	85	1			T478	3		T800	1		T797	2
values[112]	85	1			T478	3		T800	3		T797	1
values[113]	100	1			T478	1		T800	2		T797	2
values[114]	89	1			T478	1		T800	1		T797	1
values[115]	94	1			T478	1		T800	4		T797	1
values[116]	124	1			T478	2		T800	3		T797	1
values[117]	110	1			T478	5		T800	2		T797	3
values[118]	108	1			T478	3		T800	2		T797	1
values[119]	97	1			T478	3		T800	2		T797	3
values[120]	101	1			T478	4		T800	1		T797	3
values[121]	102	1			T478	3		T800	1		T797	1
values[122]	101	1			T478	1		T800	1		T797	2
values[123]	134	1			T478	1		T800	1		T797	1
values[124]	207	1			T478	2		T800	1		T797	1
values[125]	380	1			T478	1		T800	2		T797	3
values[126]	823	1			T478	11		T800	10		T797	27
values[127]	2954	1			T478	139		T800	95		T797	153
values[128]	5124	1			T478	266		T800	224		T797	225