Design subhierarchy
dashboard | hierarchy | modlist | groups | tests | asserts

Go up
NAME   SCORE   LINE   COND   TOGGLE   FSM   BRANCH   ASSERT   
 gen_alert_sync_assign[0].u_alert_in_buf 100.00 100.00
 gen_alert_sync_assign[10].u_alert_in_buf 100.00 100.00
 gen_alert_sync_assign[1].u_alert_in_buf 100.00 100.00
 gen_alert_sync_assign[2].u_alert_in_buf 100.00 100.00
 gen_alert_sync_assign[3].u_alert_in_buf 100.00 100.00
 gen_alert_sync_assign[4].u_alert_in_buf 100.00 100.00
 gen_alert_sync_assign[5].u_alert_in_buf 100.00 100.00
 gen_alert_sync_assign[6].u_alert_in_buf 100.00 100.00
 gen_alert_sync_assign[7].u_alert_in_buf 100.00 100.00
 gen_alert_sync_assign[8].u_alert_in_buf 100.00 100.00
 gen_alert_sync_assign[9].u_alert_in_buf 100.00 100.00
 u_alert_n_sync 100.00 100.00 100.00
 u_alert_p_sync 100.00 100.00 100.00
 u_init_chg 100.00 100.00 100.00 100.00
u_init_intr 100.00 100.00 100.00 100.00 100.00
u_io_intr 100.00 100.00 100.00 100.00 100.00
 u_io_status_chg 100.00 100.00 100.00
 u_prim_sec_anchor_buf 100.00 100.00
 u_reg 93.89 93.25 87.38 94.93 100.00
 u_wake_sync 100.00 100.00 100.00