Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.flash_ctrl__prim_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	156646	1			T66	1		T67	5		T72	52
values[2]	4417	1			T66	3		T210	1		T404	15
values[3]	1911	1			T66	1		T404	2		T495	54
values[4]	1283	1			T66	1		T404	1		T495	48
values[5]	1012	1			T66	3		T404	3		T495	59
values[6]	869	1			T66	1		T404	1		T495	40
values[7]	738	1			T66	2		T404	3		T495	48
values[8]	629	1			T66	3		T404	3		T495	22
values[9]	533	1			T66	4		T404	1		T495	17
values[10]	502	1			T66	4		T404	3		T495	36
values[11]	507	1			T66	4		T404	4		T495	40
values[12]	425	1			T66	3		T404	1		T495	34
values[13]	442	1			T66	1		T404	1		T495	18
values[14]	335	1			T66	11		T404	2		T495	4
values[15]	276	1			T66	2		T404	5		T545	2
values[16]	299	1			T66	2		T404	4		T545	2
values[17]	266	1			T66	1		T404	2		T545	1
values[18]	241	1			T66	3		T404	3		T545	2
values[19]	255	1			T66	2		T404	3		T545	3
values[20]	222	1			T66	2		T404	2		T545	2
values[21]	189	1			T66	2		T404	1		T545	4
values[22]	178	1			T66	4		T404	2		T545	1
values[23]	132	1			T66	3		T404	4		T545	1
values[24]	123	1			T66	2		T404	1		T545	3
values[25]	146	1			T66	3		T404	8		T545	1
values[26]	104	1			T66	3		T404	3		T545	2
values[27]	92	1			T66	3		T404	2		T545	3
values[28]	129	1			T66	1		T545	2		T834	1
values[29]	141	1			T66	1		T545	2		T834	1
values[30]	134	1			T66	8		T545	6		T834	1
values[31]	107	1			T66	6		T545	2		T834	1
values[32]	83	1			T66	4		T545	1		T834	1
values[33]	70	1			T66	1		T545	2		T834	1
values[34]	62	1			T66	3		T545	4		T834	1
values[35]	55	1			T66	4		T545	2		T834	1
values[36]	51	1			T66	5		T545	2		T834	1
values[37]	52	1			T66	3		T545	2		T834	2
values[38]	37	1			T66	2		T545	1		T834	1
values[39]	46	1			T66	2		T545	2		T834	1
values[40]	38	1			T66	1		T545	1		T834	1
values[41]	58	1			T66	3		T545	4		T834	1
values[42]	59	1			T66	2		T545	2		T834	1
values[43]	47	1			T66	2		T545	2		T834	1
values[44]	51	1			T66	2		T545	2		T834	1
values[45]	57	1			T66	4		T545	4		T834	1
values[46]	58	1			T66	2		T545	3		T834	1
values[47]	68	1			T66	2		T545	3		T834	1
values[48]	52	1			T66	2		T545	1		T834	1
values[49]	41	1			T66	1		T545	2		T834	1
values[50]	45	1			T66	4		T545	1		T834	1
values[51]	36	1			T66	2		T545	1		T834	1
values[52]	46	1			T66	1		T545	4		T834	1
values[53]	34	1			T66	1		T545	2		T834	1
values[54]	43	1			T66	2		T545	1		T834	1
values[55]	45	1			T66	2		T545	5		T834	1
values[56]	45	1			T66	3		T545	5		T834	1
values[57]	44	1			T66	4		T545	2		T834	1
values[58]	33	1			T66	1		T545	1		T834	1
values[59]	46	1			T66	1		T545	3		T834	1
values[60]	49	1			T66	2		T545	3		T834	1
values[61]	48	1			T66	2		T545	3		T834	1
values[62]	36	1			T66	1		T545	1		T834	1
values[63]	48	1			T66	2		T545	3		T834	1
values[64]	52	1			T66	2		T545	3		T834	1
values[65]	48	1			T66	4		T545	2		T834	1
values[66]	51	1			T66	1		T545	3		T834	1
values[67]	43	1			T66	2		T545	1		T834	1
values[68]	44	1			T66	3		T545	6		T834	1
values[69]	40	1			T66	4		T545	2		T834	1
values[70]	48	1			T66	4		T545	2		T834	1
values[71]	68	1			T66	16		T545	6		T834	1
values[72]	52	1			T66	9		T545	1		T834	1
values[73]	65	1			T66	7		T545	2		T834	1
values[74]	58	1			T66	3		T545	6		T834	1
values[75]	51	1			T66	6		T545	1		T834	1
values[76]	60	1			T66	8		T545	2		T834	1
values[77]	49	1			T66	4		T545	2		T834	1
values[78]	63	1			T66	2		T545	1		T834	1
values[79]	59	1			T66	1		T545	1		T834	1
values[80]	48	1			T66	4		T545	5		T834	1
values[81]	61	1			T66	2		T545	6		T834	1
values[82]	45	1			T66	6		T545	3		T834	1
values[83]	50	1			T66	3		T545	4		T834	1
values[84]	61	1			T66	3		T545	2		T834	1
values[85]	88	1			T66	3		T545	1		T834	1
values[86]	71	1			T66	8		T545	3		T834	1
values[87]	64	1			T66	8		T545	2		T834	1
values[88]	73	1			T66	5		T545	1		T834	1
values[89]	68	1			T66	2		T545	1		T834	1
values[90]	63	1			T66	3		T545	3		T834	1
values[91]	49	1			T66	2		T545	2		T834	1
values[92]	59	1			T66	3		T545	2		T834	1
values[93]	67	1			T66	4		T545	2		T834	1
values[94]	62	1			T66	6		T545	2		T834	1
values[95]	68	1			T66	2		T545	7		T834	1
values[96]	69	1			T66	5		T545	4		T834	1
values[97]	73	1			T66	3		T545	5		T834	1
values[98]	59	1			T66	1		T545	1		T834	1
values[99]	67	1			T66	4		T545	1		T834	1
values[100]	75	1			T66	3		T545	1		T834	1
values[101]	51	1			T66	2		T545	1		T834	1
values[102]	72	1			T66	4		T545	3		T834	1
values[103]	66	1			T66	7		T545	1		T834	1
values[104]	69	1			T66	3		T545	2		T834	1
values[105]	75	1			T66	1		T545	3		T834	1
values[106]	80	1			T66	4		T545	7		T834	1
values[107]	70	1			T66	3		T545	1		T834	1
values[108]	87	1			T66	9		T545	1		T834	1
values[109]	83	1			T66	5		T545	2		T834	1
values[110]	83	1			T66	7		T545	3		T834	1
values[111]	69	1			T66	3		T545	3		T834	1
values[112]	110	1			T66	4		T545	7		T834	1
values[113]	99	1			T66	4		T545	7		T834	1
values[114]	84	1			T66	1		T545	6		T834	1
values[115]	87	1			T66	6		T545	3		T834	1
values[116]	80	1			T66	8		T545	2		T834	1
values[117]	74	1			T66	5		T545	3		T834	1
values[118]	67	1			T66	3		T545	1		T834	1
values[119]	115	1			T66	5		T545	5		T834	1
values[120]	89	1			T66	5		T545	2		T834	3
values[121]	89	1			T66	13		T545	6		T834	9
values[122]	83	1			T66	6		T545	4		T834	4
values[123]	90	1			T66	6		T545	7		T834	2
values[124]	141	1			T66	3		T545	14		T834	1
values[125]	288	1			T66	8		T545	44		T834	1
values[126]	556	1			T66	16		T545	56		T834	13
values[127]	1747	1			T66	11		T545	33		T834	139
values[128]	2954	1			T66	1		T834	299		T813	195