Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.usbdev_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	134308	1			T80	996		T81	27		T82	78
values[2]	6004	1			T80	45		T81	3		T523	224
values[3]	2537	1			T80	5		T81	1		T523	109
values[4]	1549	1			T80	8		T523	65		T405	1
values[5]	1183	1			T80	6		T523	20		T405	1
values[6]	860	1			T80	5		T523	4		T391	14
values[7]	812	1			T80	3		T391	9		T820	17
values[8]	741	1			T80	8		T391	10		T820	10
values[9]	727	1			T80	3		T391	28		T820	12
values[10]	689	1			T80	1		T391	4		T820	4
values[11]	579	1			T80	3		T391	7		T820	5
values[12]	619	1			T80	4		T391	22		T820	9
values[13]	559	1			T80	1		T391	11		T820	17
values[14]	569	1			T391	10		T820	12		T536	21
values[15]	538	1			T391	7		T820	4		T536	7
values[16]	520	1			T391	7		T820	13		T536	7
values[17]	596	1			T391	16		T820	8		T536	17
values[18]	596	1			T391	5		T820	5		T536	4
values[19]	480	1			T391	8		T820	12		T536	6
values[20]	449	1			T391	16		T820	8		T536	16
values[21]	507	1			T391	10		T820	25		T536	16
values[22]	498	1			T391	4		T820	11		T536	8
values[23]	498	1			T391	10		T820	20		T536	18
values[24]	500	1			T391	6		T820	11		T536	10
values[25]	478	1			T391	16		T820	11		T536	11
values[26]	464	1			T391	17		T820	11		T536	9
values[27]	492	1			T391	11		T820	7		T536	4
values[28]	445	1			T391	5		T820	13		T536	8
values[29]	466	1			T391	16		T820	7		T536	5
values[30]	461	1			T391	9		T820	9		T536	8
values[31]	426	1			T391	8		T820	9		T536	13
values[32]	398	1			T391	9		T820	17		T536	12
values[33]	416	1			T391	13		T820	12		T536	9
values[34]	403	1			T391	9		T820	5		T536	7
values[35]	389	1			T391	9		T820	4		T536	11
values[36]	402	1			T391	1		T820	11		T536	7
values[37]	438	1			T820	12		T536	7		T829	11
values[38]	290	1			T820	6		T536	10		T829	6
values[39]	386	1			T820	6		T536	10		T829	3
values[40]	353	1			T820	10		T536	4		T829	9
values[41]	380	1			T820	6		T536	16		T829	6
values[42]	308	1			T820	5		T536	7		T829	11
values[43]	328	1			T820	6		T536	8		T829	9
values[44]	323	1			T820	5		T536	11		T829	9
values[45]	347	1			T820	35		T536	7		T829	9
values[46]	277	1			T820	15		T536	8		T829	9
values[47]	287	1			T536	15		T829	10		T516	4
values[48]	320	1			T536	4		T829	5		T516	6
values[49]	315	1			T536	8		T829	3		T516	4
values[50]	220	1			T536	10		T829	5		T516	2
values[51]	167	1			T536	8		T516	1		T486	4
values[52]	166	1			T536	19		T516	3		T486	7
values[53]	134	1			T536	11		T516	1		T486	9
values[54]	188	1			T536	31		T516	3		T486	10
values[55]	138	1			T536	5		T516	2		T486	8
values[56]	121	1			T516	4		T486	2		T800	2
values[57]	123	1			T516	2		T486	5		T800	2
values[58]	86	1			T516	5		T486	5		T800	2
values[59]	68	1			T516	3		T486	2		T800	2
values[60]	75	1			T516	9		T486	7		T800	2
values[61]	86	1			T516	19		T486	6		T800	2
values[62]	87	1			T516	17		T486	11		T800	2
values[63]	103	1			T516	16		T486	6		T800	2
values[64]	85	1			T516	12		T486	9		T800	2
values[65]	77	1			T516	12		T486	8		T800	2
values[66]	101	1			T516	21		T486	10		T800	2
values[67]	127	1			T516	23		T486	11		T800	2
values[68]	124	1			T516	12		T486	24		T800	2
values[69]	126	1			T516	16		T486	16		T800	2
values[70]	101	1			T516	17		T486	10		T800	2
values[71]	107	1			T516	17		T486	19		T800	2
values[72]	124	1			T516	16		T486	21		T800	2
values[73]	135	1			T516	10		T486	17		T800	2
values[74]	107	1			T516	11		T486	5		T800	2
values[75]	84	1			T516	1		T486	15		T800	2
values[76]	75	1			T516	1		T486	17		T800	2
values[77]	92	1			T486	11		T800	2		T803	1
values[78]	102	1			T486	14		T800	2		T803	1
values[79]	106	1			T486	32		T800	2		T803	1
values[80]	106	1			T486	26		T800	2		T803	1
values[81]	103	1			T486	26		T800	2		T803	1
values[82]	90	1			T486	14		T800	2		T803	1
values[83]	82	1			T486	19		T800	3		T803	1
values[84]	77	1			T486	13		T800	2		T803	1
values[85]	60	1			T486	8		T800	2		T803	1
values[86]	60	1			T486	10		T800	2		T803	1
values[87]	64	1			T486	5		T800	2		T803	5
values[88]	61	1			T486	4		T800	3		T803	7
values[89]	63	1			T486	3		T800	4		T803	1
values[90]	72	1			T800	2		T803	4		T595	3
values[91]	70	1			T800	6		T803	5		T595	3
values[92]	77	1			T800	4		T803	4		T595	3
values[93]	76	1			T800	2		T803	3		T595	16
values[94]	70	1			T800	3		T803	1		T595	4
values[95]	92	1			T800	5		T803	1		T595	10
values[96]	87	1			T800	6		T803	2		T595	21
values[97]	55	1			T800	5		T803	1		T595	9
values[98]	51	1			T800	2		T803	5		T595	7
values[99]	51	1			T800	5		T803	1		T595	2
values[100]	56	1			T800	6		T803	2		T595	1
values[101]	83	1			T800	5		T803	3		T595	5
values[102]	81	1			T800	6		T803	4		T595	3
values[103]	63	1			T800	10		T803	6		T595	5
values[104]	60	1			T800	10		T803	8		T595	6
values[105]	58	1			T800	3		T803	12		T595	6
values[106]	65	1			T800	4		T803	1		T595	6
values[107]	72	1			T800	2		T803	1		T595	4
values[108]	52	1			T800	2		T803	3		T595	6
values[109]	58	1			T800	5		T803	2		T595	8
values[110]	49	1			T800	3		T803	2		T595	5
values[111]	57	1			T800	3		T803	2		T595	10
values[112]	56	1			T800	4		T803	2		T595	3
values[113]	57	1			T800	5		T803	4		T828	1
values[114]	60	1			T800	5		T803	1		T828	3
values[115]	39	1			T800	2		T803	1		T828	1
values[116]	55	1			T800	6		T803	3		T828	2
values[117]	58	1			T800	2		T803	1		T828	3
values[118]	46	1			T800	4		T803	1		T828	1
values[119]	63	1			T800	5		T803	1		T828	2
values[120]	52	1			T800	7		T803	1		T828	1
values[121]	51	1			T800	4		T803	1		T828	2
values[122]	48	1			T800	4		T803	3		T828	2
values[123]	42	1			T800	2		T803	4		T828	2
values[124]	41	1			T800	4		T803	3		T828	1
values[125]	50	1			T800	3		T803	3		T828	4
values[126]	102	1			T800	6		T803	7		T828	4
values[127]	1166	1			T800	110		T803	55		T828	51
values[128]	5627	1			T800	528		T803	226		T828	220