Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.spi_device_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	139043	1			T81	34		T82	9		T85	41
values[2]	11491	1			T81	1		T82	4		T85	1
values[3]	4816	1			T82	7		T504	2		T511	111
values[4]	2766	1			T82	4		T504	1		T511	66
values[5]	1715	1			T82	11		T504	6		T511	25
values[6]	1211	1			T82	9		T504	3		T511	23
values[7]	810	1			T82	5		T504	2		T511	11
values[8]	570	1			T82	9		T504	4		T445	10
values[9]	526	1			T82	9		T504	3		T445	3
values[10]	452	1			T82	6		T504	3		T445	12
values[11]	393	1			T82	8		T504	3		T445	3
values[12]	388	1			T82	11		T504	5		T445	1
values[13]	382	1			T82	5		T504	4		T445	3
values[14]	399	1			T82	7		T504	3		T445	8
values[15]	330	1			T82	7		T504	5		T445	5
values[16]	306	1			T82	3		T504	6		T445	3
values[17]	327	1			T82	7		T504	2		T445	2
values[18]	305	1			T82	4		T504	4		T445	2
values[19]	381	1			T82	4		T504	4		T445	8
values[20]	317	1			T82	7		T504	3		T445	10
values[21]	348	1			T82	14		T504	4		T445	7
values[22]	302	1			T82	7		T504	5		T445	11
values[23]	271	1			T82	5		T504	5		T445	5
values[24]	283	1			T82	5		T504	2		T445	4
values[25]	286	1			T82	5		T504	3		T445	5
values[26]	259	1			T82	6		T504	2		T445	3
values[27]	252	1			T82	3		T504	4		T445	2
values[28]	332	1			T82	13		T504	8		T445	1
values[29]	322	1			T82	6		T504	10		T445	2
values[30]	326	1			T82	5		T504	5		T445	2
values[31]	355	1			T82	15		T504	3		T445	2
values[32]	308	1			T82	7		T504	2		T445	1
values[33]	258	1			T82	9		T504	4		T445	3
values[34]	283	1			T82	10		T504	1		T445	1
values[35]	272	1			T82	8		T504	2		T445	2
values[36]	245	1			T82	12		T504	5		T445	9
values[37]	379	1			T82	12		T504	9		T445	4
values[38]	312	1			T82	10		T504	3		T445	3
values[39]	270	1			T82	6		T504	1		T445	5
values[40]	263	1			T82	6		T504	1		T445	5
values[41]	235	1			T82	2		T504	2		T445	8
values[42]	303	1			T82	4		T504	2		T445	4
values[43]	278	1			T82	3		T504	2		T445	1
values[44]	208	1			T82	5		T504	11		T445	3
values[45]	274	1			T82	2		T504	6		T445	1
values[46]	259	1			T82	9		T504	3		T445	1
values[47]	244	1			T82	3		T504	3		T445	2
values[48]	229	1			T82	6		T504	3		T445	1
values[49]	241	1			T82	4		T504	4		T445	3
values[50]	266	1			T82	3		T504	3		T445	10
values[51]	227	1			T82	6		T504	2		T445	2
values[52]	226	1			T82	5		T504	1		T445	1
values[53]	234	1			T82	15		T504	3		T445	2
values[54]	233	1			T82	12		T504	3		T445	1
values[55]	233	1			T82	8		T504	2		T445	2
values[56]	240	1			T82	17		T504	4		T445	1
values[57]	224	1			T82	8		T504	1		T445	1
values[58]	213	1			T82	3		T504	7		T445	3
values[59]	252	1			T82	2		T504	4		T445	4
values[60]	198	1			T82	8		T504	1		T445	5
values[61]	219	1			T82	8		T504	2		T445	1
values[62]	235	1			T82	11		T504	1		T445	6
values[63]	213	1			T82	5		T504	3		T445	9
values[64]	232	1			T82	11		T504	9		T445	10
values[65]	181	1			T82	3		T504	3		T445	14
values[66]	186	1			T82	5		T504	4		T445	15
values[67]	174	1			T82	4		T504	1		T445	12
values[68]	169	1			T82	3		T504	2		T445	14
values[69]	154	1			T82	5		T504	1		T445	14
values[70]	115	1			T504	2		T445	12		T765	1
values[71]	98	1			T504	5		T445	11		T765	1
values[72]	129	1			T504	7		T445	9		T765	1
values[73]	131	1			T504	6		T445	7		T765	1
values[74]	104	1			T504	7		T445	7		T765	1
values[75]	95	1			T504	4		T445	9		T765	1
values[76]	116	1			T504	2		T445	5		T765	1
values[77]	121	1			T504	10		T445	8		T765	1
values[78]	162	1			T504	16		T445	5		T765	1
values[79]	136	1			T504	10		T445	13		T765	1
values[80]	131	1			T504	4		T445	6		T765	1
values[81]	119	1			T504	6		T445	4		T765	1
values[82]	114	1			T504	4		T445	5		T765	1
values[83]	113	1			T504	6		T445	9		T765	1
values[84]	142	1			T504	10		T445	12		T765	1
values[85]	129	1			T504	10		T445	6		T765	1
values[86]	139	1			T504	14		T445	10		T765	1
values[87]	98	1			T504	10		T445	5		T765	1
values[88]	99	1			T504	5		T445	5		T765	1
values[89]	86	1			T504	2		T445	4		T765	1
values[90]	99	1			T504	7		T445	10		T765	1
values[91]	100	1			T504	4		T445	5		T765	1
values[92]	108	1			T504	5		T445	5		T765	1
values[93]	96	1			T504	2		T445	3		T765	1
values[94]	110	1			T504	2		T445	6		T765	1
values[95]	117	1			T504	2		T445	6		T765	1
values[96]	105	1			T504	7		T445	15		T765	1
values[97]	115	1			T504	7		T445	5		T765	1
values[98]	112	1			T504	7		T445	3		T765	1
values[99]	95	1			T504	10		T445	3		T765	1
values[100]	100	1			T504	3		T445	3		T765	1
values[101]	104	1			T504	7		T445	4		T765	1
values[102]	104	1			T504	7		T445	2		T765	1
values[103]	101	1			T504	3		T445	3		T765	1
values[104]	107	1			T504	6		T445	5		T765	2
values[105]	114	1			T504	1		T445	4		T765	3
values[106]	97	1			T504	4		T765	3		T428	4
values[107]	118	1			T504	2		T765	1		T428	2
values[108]	107	1			T504	1		T765	2		T428	2
values[109]	123	1			T504	4		T765	1		T428	10
values[110]	73	1			T504	2		T765	1		T428	2
values[111]	84	1			T504	2		T765	4		T428	4
values[112]	90	1			T504	4		T765	2		T428	4
values[113]	81	1			T504	9		T765	2		T428	2
values[114]	84	1			T504	9		T765	2		T428	4
values[115]	90	1			T504	8		T765	2		T428	1
values[116]	89	1			T504	4		T765	1		T428	2
values[117]	81	1			T765	1		T774	3		T760	5
values[118]	86	1			T765	1		T774	1		T760	3
values[119]	72	1			T765	1		T774	1		T760	3
values[120]	69	1			T765	1		T774	4		T760	2
values[121]	92	1			T765	1		T774	8		T760	4
values[122]	98	1			T765	1		T774	1		T760	1
values[123]	77	1			T765	1		T774	1		T760	3
values[124]	79	1			T765	2		T774	3		T760	4
values[125]	135	1			T765	1		T774	3		T760	2
values[126]	179	1			T765	3		T774	1		T760	2
values[127]	858	1			T765	35		T774	22		T760	41
values[128]	5971	1			T765	290		T774	275		T760	308