Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.sram_ctrl_ret_aon__regs_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	142812	1			T76	31		T77	92		T78	45
values[2]	8818	1			T76	1		T476	1		T471	192
values[3]	3324	1			T471	107		T478	1		T367	1
values[4]	1919	1			T471	44		T492	1		T810	7
values[5]	1239	1			T471	22		T492	1		T810	17
values[6]	759	1			T471	9		T492	1		T810	6
values[7]	606	1			T471	2		T492	1		T810	3
values[8]	488	1			T492	1		T810	12		T801	3
values[9]	448	1			T492	1		T810	5		T801	2
values[10]	391	1			T492	1		T810	14		T801	4
values[11]	383	1			T492	1		T810	3		T801	7
values[12]	394	1			T492	1		T810	11		T801	5
values[13]	387	1			T492	1		T810	11		T801	1
values[14]	343	1			T492	1		T810	5		T801	1
values[15]	332	1			T492	1		T810	5		T801	2
values[16]	325	1			T492	1		T810	10		T801	1
values[17]	287	1			T492	1		T810	4		T801	2
values[18]	293	1			T492	1		T810	8		T801	3
values[19]	338	1			T492	1		T810	22		T801	1
values[20]	280	1			T492	1		T810	5		T801	2
values[21]	272	1			T492	1		T810	4		T801	1
values[22]	288	1			T492	1		T810	5		T801	4
values[23]	271	1			T492	1		T810	7		T801	1
values[24]	268	1			T492	1		T810	20		T801	2
values[25]	278	1			T492	1		T810	5		T801	2
values[26]	285	1			T492	1		T810	3		T801	3
values[27]	260	1			T492	1		T810	7		T801	4
values[28]	248	1			T492	1		T810	10		T801	8
values[29]	293	1			T492	1		T810	10		T801	9
values[30]	301	1			T492	1		T810	8		T801	5
values[31]	280	1			T492	1		T810	6		T801	3
values[32]	236	1			T492	1		T810	8		T801	3
values[33]	255	1			T492	1		T810	6		T801	2
values[34]	272	1			T492	1		T810	14		T801	2
values[35]	262	1			T492	1		T810	5		T801	7
values[36]	251	1			T492	1		T810	16		T801	8
values[37]	307	1			T492	1		T810	6		T801	2
values[38]	284	1			T492	1		T810	6		T801	3
values[39]	311	1			T492	1		T810	6		T801	2
values[40]	325	1			T492	1		T810	3		T801	3
values[41]	252	1			T492	1		T810	10		T801	6
values[42]	232	1			T492	1		T810	3		T801	2
values[43]	238	1			T492	1		T810	3		T801	4
values[44]	266	1			T492	1		T810	13		T801	3
values[45]	298	1			T492	1		T810	3		T801	4
values[46]	292	1			T492	1		T810	19		T801	10
values[47]	234	1			T492	1		T810	3		T801	5
values[48]	231	1			T492	1		T810	13		T801	23
values[49]	216	1			T492	1		T810	4		T801	10
values[50]	191	1			T492	1		T801	9		T648	5
values[51]	206	1			T492	1		T801	1		T648	6
values[52]	228	1			T492	1		T801	2		T648	6
values[53]	232	1			T492	1		T801	10		T648	18
values[54]	249	1			T492	1		T801	5		T648	8
values[55]	207	1			T492	1		T801	4		T648	5
values[56]	222	1			T492	1		T801	1		T648	5
values[57]	208	1			T492	1		T801	3		T648	4
values[58]	171	1			T492	1		T801	5		T648	8
values[59]	178	1			T492	1		T801	2		T648	9
values[60]	198	1			T492	1		T801	1		T648	11
values[61]	150	1			T492	1		T801	2		T648	5
values[62]	164	1			T492	1		T801	2		T648	8
values[63]	145	1			T492	1		T801	5		T648	6
values[64]	161	1			T492	1		T801	9		T648	7
values[65]	128	1			T492	1		T801	16		T648	2
values[66]	132	1			T492	1		T801	25		T547	2
values[67]	149	1			T492	1		T801	22		T547	3
values[68]	185	1			T492	1		T801	15		T547	9
values[69]	146	1			T492	1		T801	15		T547	1
values[70]	137	1			T492	1		T801	14		T547	2
values[71]	138	1			T492	1		T801	5		T547	2
values[72]	131	1			T492	1		T801	11		T547	5
values[73]	119	1			T492	1		T801	16		T547	2
values[74]	96	1			T492	1		T801	13		T547	3
values[75]	91	1			T492	1		T801	6		T547	4
values[76]	101	1			T492	5		T801	11		T547	3
values[77]	95	1			T492	1		T801	10		T547	1
values[78]	99	1			T492	1		T801	9		T547	4
values[79]	117	1			T492	2		T801	5		T547	5
values[80]	98	1			T492	5		T801	9		T547	2
values[81]	96	1			T492	3		T801	4		T547	1
values[82]	98	1			T492	6		T801	12		T547	2
values[83]	86	1			T492	2		T801	6		T547	1
values[84]	75	1			T492	2		T801	1		T547	2
values[85]	87	1			T492	3		T801	3		T547	1
values[86]	93	1			T492	1		T801	2		T547	1
values[87]	119	1			T492	4		T801	4		T547	7
values[88]	75	1			T492	1		T801	1		T547	8
values[89]	110	1			T492	3		T801	6		T547	4
values[90]	78	1			T492	3		T801	5		T547	8
values[91]	81	1			T492	1		T801	4		T547	3
values[92]	98	1			T492	2		T801	4		T547	6
values[93]	101	1			T492	1		T547	9		T521	1
values[94]	114	1			T492	8		T547	7		T521	1
values[95]	115	1			T492	1		T547	8		T521	3
values[96]	105	1			T492	1		T547	10		T521	5
values[97]	115	1			T492	2		T547	4		T521	5
values[98]	84	1			T492	2		T547	4		T521	1
values[99]	85	1			T492	1		T547	4		T521	3
values[100]	104	1			T492	3		T547	7		T521	3
values[101]	82	1			T492	3		T547	4		T521	4
values[102]	80	1			T492	4		T547	3		T521	2
values[103]	93	1			T492	1		T547	2		T521	8
values[104]	91	1			T492	2		T547	2		T521	8
values[105]	90	1			T492	4		T547	2		T521	5
values[106]	89	1			T492	2		T547	4		T521	8
values[107]	89	1			T492	2		T547	6		T521	5
values[108]	104	1			T492	1		T547	3		T521	3
values[109]	89	1			T492	2		T547	5		T521	3
values[110]	82	1			T492	2		T547	7		T521	6
values[111]	86	1			T492	1		T547	8		T521	3
values[112]	87	1			T492	1		T547	3		T521	10
values[113]	97	1			T492	4		T547	1		T521	11
values[114]	103	1			T492	3		T547	5		T521	10
values[115]	94	1			T492	6		T547	5		T521	6
values[116]	71	1			T492	1		T547	3		T521	3
values[117]	67	1			T492	1		T547	3		T521	4
values[118]	75	1			T492	1		T547	5		T521	2
values[119]	77	1			T492	6		T547	7		T521	7
values[120]	72	1			T492	1		T547	4		T521	2
values[121]	58	1			T492	3		T547	4		T521	1
values[122]	64	1			T492	4		T547	1		T521	3
values[123]	60	1			T492	1		T521	8		T818	1
values[124]	66	1			T492	1		T521	5		T818	3
values[125]	62	1			T492	1		T521	2		T818	1
values[126]	84	1			T492	2		T521	7		T818	2
values[127]	687	1			T492	28		T521	10		T818	18
values[128]	6866	1			T492	282		T521	3		T818	226