Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.sram_ctrl_ret_aon__regs_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	139940	1			T62	69		T63	15		T64	19
values[2]	9345	1			T63	1		T486	1		T483	2
values[3]	3511	1			T396	18		T401	6		T721	16
values[4]	2090	1			T401	8		T721	3		T403	10
values[5]	1343	1			T401	5		T403	12		T411	41
values[6]	917	1			T401	11		T403	10		T411	17
values[7]	715	1			T401	8		T403	3		T411	2
values[8]	633	1			T401	10		T403	16		T406	3
values[9]	603	1			T401	7		T403	12		T406	4
values[10]	505	1			T401	6		T403	5		T406	1
values[11]	427	1			T401	11		T403	3		T441	7
values[12]	403	1			T401	7		T403	9		T441	12
values[13]	419	1			T401	9		T403	5		T441	4
values[14]	400	1			T401	6		T403	9		T441	5
values[15]	415	1			T401	6		T403	12		T441	9
values[16]	395	1			T401	6		T403	8		T441	21
values[17]	355	1			T401	4		T403	3		T441	5
values[18]	333	1			T401	14		T403	4		T441	6
values[19]	339	1			T401	15		T403	9		T441	12
values[20]	348	1			T401	11		T403	4		T441	10
values[21]	295	1			T401	6		T403	8		T441	7
values[22]	315	1			T401	5		T403	6		T441	4
values[23]	270	1			T401	4		T403	3		T441	6
values[24]	299	1			T401	7		T403	11		T441	4
values[25]	335	1			T401	4		T403	2		T441	8
values[26]	321	1			T401	4		T403	7		T441	5
values[27]	369	1			T401	13		T403	2		T441	11
values[28]	337	1			T401	10		T403	6		T441	5
values[29]	289	1			T401	14		T403	4		T441	4
values[30]	288	1			T401	10		T403	4		T441	4
values[31]	314	1			T401	2		T403	20		T441	4
values[32]	361	1			T401	7		T403	19		T441	10
values[33]	321	1			T401	10		T403	3		T441	5
values[34]	281	1			T401	11		T403	4		T441	3
values[35]	334	1			T401	12		T403	17		T441	4
values[36]	346	1			T401	5		T403	4		T441	12
values[37]	323	1			T401	5		T403	17		T441	13
values[38]	318	1			T401	6		T403	10		T441	8
values[39]	322	1			T401	2		T403	5		T441	14
values[40]	292	1			T401	10		T403	12		T441	3
values[41]	258	1			T401	12		T403	7		T441	5
values[42]	291	1			T401	5		T403	5		T441	4
values[43]	331	1			T401	7		T403	7		T441	4
values[44]	292	1			T401	10		T403	5		T441	3
values[45]	360	1			T401	9		T403	5		T441	5
values[46]	291	1			T401	5		T403	13		T441	12
values[47]	322	1			T401	10		T403	3		T441	7
values[48]	322	1			T401	7		T403	8		T441	12
values[49]	276	1			T401	2		T403	5		T441	16
values[50]	235	1			T401	7		T403	6		T441	6
values[51]	272	1			T401	4		T403	5		T441	4
values[52]	219	1			T401	9		T403	4		T441	4
values[53]	289	1			T401	8		T403	7		T441	8
values[54]	275	1			T401	10		T403	5		T441	7
values[55]	269	1			T401	6		T403	10		T441	5
values[56]	236	1			T401	6		T403	9		T441	7
values[57]	292	1			T401	13		T403	4		T441	7
values[58]	307	1			T401	3		T403	11		T441	5
values[59]	257	1			T401	10		T403	7		T441	3
values[60]	242	1			T401	8		T403	7		T441	2
values[61]	230	1			T401	8		T441	6		T433	1
values[62]	208	1			T401	12		T441	14		T433	3
values[63]	229	1			T401	9		T441	4		T433	4
values[64]	180	1			T401	4		T441	5		T433	1
values[65]	192	1			T401	7		T441	3		T433	6
values[66]	183	1			T401	16		T441	4		T433	4
values[67]	181	1			T401	6		T441	3		T433	3
values[68]	146	1			T401	4		T441	8		T433	1
values[69]	169	1			T401	9		T441	8		T433	1
values[70]	146	1			T401	5		T441	4		T433	2
values[71]	130	1			T401	7		T441	6		T433	2
values[72]	128	1			T401	8		T441	3		T433	2
values[73]	117	1			T401	6		T433	3		T561	13
values[74]	100	1			T401	3		T433	2		T561	5
values[75]	89	1			T433	2		T561	3		T745	2
values[76]	86	1			T433	2		T561	4		T745	7
values[77]	109	1			T433	3		T561	7		T745	6
values[78]	106	1			T433	6		T561	1		T745	3
values[79]	113	1			T433	4		T561	8		T745	5
values[80]	112	1			T433	6		T561	6		T745	5
values[81]	89	1			T433	1		T561	2		T745	3
values[82]	78	1			T433	2		T561	3		T745	3
values[83]	101	1			T433	4		T561	3		T745	3
values[84]	99	1			T433	1		T561	4		T745	1
values[85]	114	1			T433	3		T561	2		T745	3
values[86]	110	1			T433	2		T561	5		T745	3
values[87]	114	1			T433	2		T561	8		T745	3
values[88]	96	1			T433	1		T561	10		T745	2
values[89]	93	1			T433	2		T561	5		T745	2
values[90]	89	1			T433	6		T561	4		T745	1
values[91]	90	1			T433	4		T561	6		T745	3
values[92]	87	1			T433	3		T561	3		T745	1
values[93]	94	1			T433	2		T561	9		T745	2
values[94]	72	1			T433	1		T561	7		T745	4
values[95]	94	1			T433	2		T561	8		T745	2
values[96]	88	1			T433	2		T561	2		T745	1
values[97]	90	1			T433	2		T561	2		T745	2
values[98]	76	1			T433	1		T561	2		T745	1
values[99]	81	1			T433	6		T561	9		T745	6
values[100]	78	1			T433	4		T561	4		T745	6
values[101]	72	1			T433	3		T561	1		T745	6
values[102]	66	1			T433	2		T561	4		T745	4
values[103]	66	1			T433	3		T561	4		T745	4
values[104]	75	1			T433	4		T561	4		T745	4
values[105]	74	1			T433	3		T561	4		T745	4
values[106]	97	1			T433	3		T561	4		T745	5
values[107]	79	1			T433	4		T745	5		T725	1
values[108]	84	1			T433	1		T745	6		T725	1
values[109]	80	1			T433	2		T745	6		T725	1
values[110]	89	1			T433	9		T745	2		T725	1
values[111]	69	1			T433	3		T745	5		T725	1
values[112]	54	1			T433	2		T745	2		T725	1
values[113]	67	1			T433	3		T745	3		T725	1
values[114]	66	1			T433	3		T745	3		T725	1
values[115]	68	1			T433	6		T745	6		T725	1
values[116]	86	1			T433	10		T745	9		T725	1
values[117]	57	1			T433	6		T745	6		T725	1
values[118]	75	1			T433	2		T745	6		T725	1
values[119]	54	1			T433	2		T745	3		T725	1
values[120]	76	1			T433	8		T745	7		T725	3
values[121]	53	1			T433	3		T745	6		T725	3
values[122]	46	1			T433	5		T745	4		T725	1
values[123]	61	1			T433	1		T745	8		T725	1
values[124]	63	1			T433	3		T745	6		T725	2
values[125]	98	1			T433	7		T745	3		T725	1
values[126]	187	1			T433	27		T745	22		T725	9
values[127]	802	1			T433	29		T745	21		T725	26
values[128]	6147	1			T433	10		T745	8		T725	262