Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.i2c2_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	139531	1			T61	107		T62	1		T63	234
values[2]	10559	1			T61	2		T62	1		T63	4
values[3]	4144	1			T62	1		T230	41		T727	1
values[4]	2433	1			T62	1		T230	2		T727	1
values[5]	1625	1			T62	1		T727	1		T667	1
values[6]	1132	1			T62	1		T727	1		T667	2
values[7]	784	1			T62	1		T727	1		T667	3
values[8]	686	1			T62	1		T727	1		T667	1
values[9]	509	1			T62	1		T727	1		T667	2
values[10]	435	1			T62	1		T727	1		T667	1
values[11]	398	1			T62	1		T727	1		T667	2
values[12]	391	1			T62	1		T727	1		T667	3
values[13]	408	1			T62	1		T727	1		T667	4
values[14]	384	1			T62	1		T727	1		T667	1
values[15]	394	1			T62	1		T727	1		T667	2
values[16]	350	1			T62	1		T727	1		T667	3
values[17]	390	1			T62	1		T727	1		T667	10
values[18]	354	1			T62	1		T727	1		T667	4
values[19]	344	1			T62	1		T727	1		T667	3
values[20]	371	1			T62	1		T727	1		T667	1
values[21]	408	1			T62	1		T727	1		T667	3
values[22]	353	1			T62	1		T727	1		T667	4
values[23]	294	1			T62	1		T727	1		T667	2
values[24]	359	1			T62	1		T727	1		T667	4
values[25]	318	1			T62	1		T727	1		T667	2
values[26]	371	1			T62	1		T727	1		T667	2
values[27]	338	1			T62	1		T727	1		T667	7
values[28]	294	1			T62	1		T727	1		T667	6
values[29]	330	1			T62	1		T727	1		T667	4
values[30]	330	1			T62	1		T727	1		T667	2
values[31]	358	1			T62	1		T727	1		T667	1
values[32]	358	1			T62	1		T727	1		T667	2
values[33]	313	1			T62	1		T727	1		T667	1
values[34]	297	1			T62	1		T727	1		T667	1
values[35]	364	1			T62	1		T727	1		T667	2
values[36]	305	1			T62	1		T727	1		T667	1
values[37]	333	1			T62	1		T727	1		T667	2
values[38]	346	1			T62	1		T727	1		T667	4
values[39]	296	1			T62	1		T727	1		T667	3
values[40]	303	1			T62	1		T727	1		T667	9
values[41]	299	1			T62	1		T727	1		T667	4
values[42]	338	1			T62	1		T727	1		T667	2
values[43]	283	1			T62	1		T727	1		T667	1
values[44]	368	1			T62	1		T727	1		T667	2
values[45]	304	1			T62	1		T727	1		T667	2
values[46]	302	1			T62	1		T727	1		T667	1
values[47]	294	1			T62	1		T727	1		T667	5
values[48]	310	1			T62	1		T727	1		T667	6
values[49]	299	1			T62	1		T727	1		T667	5
values[50]	247	1			T62	1		T727	1		T667	2
values[51]	289	1			T62	1		T727	2		T667	2
values[52]	224	1			T62	1		T727	1		T667	3
values[53]	276	1			T62	1		T727	1		T667	11
values[54]	281	1			T62	1		T727	1		T667	10
values[55]	250	1			T62	1		T727	1		T667	5
values[56]	229	1			T62	1		T727	1		T667	4
values[57]	197	1			T62	1		T727	1		T667	1
values[58]	247	1			T62	1		T727	1		T667	4
values[59]	218	1			T62	1		T727	1		T667	7
values[60]	203	1			T62	1		T727	1		T667	5
values[61]	216	1			T62	1		T727	1		T667	4
values[62]	155	1			T62	1		T727	1		T667	8
values[63]	175	1			T62	1		T727	1		T667	6
values[64]	187	1			T62	1		T727	1		T667	1
values[65]	143	1			T62	1		T727	1		T667	3
values[66]	153	1			T62	1		T727	1		T667	2
values[67]	171	1			T62	1		T727	1		T667	6
values[68]	182	1			T62	1		T727	1		T667	6
values[69]	170	1			T62	1		T727	1		T667	4
values[70]	171	1			T62	1		T727	1		T667	4
values[71]	125	1			T62	2		T727	1		T667	4
values[72]	104	1			T62	1		T727	1		T667	7
values[73]	105	1			T62	1		T727	1		T667	3
values[74]	98	1			T62	1		T727	1		T667	3
values[75]	94	1			T62	1		T727	1		T667	9
values[76]	92	1			T62	1		T727	1		T667	6
values[77]	73	1			T62	1		T727	1		T667	8
values[78]	80	1			T62	1		T727	1		T667	3
values[79]	77	1			T62	1		T727	1		T667	1
values[80]	66	1			T62	1		T727	1		T667	2
values[81]	70	1			T62	1		T727	1		T667	5
values[82]	66	1			T62	1		T727	1		T667	2
values[83]	64	1			T62	1		T727	1		T667	3
values[84]	61	1			T62	1		T727	1		T667	3
values[85]	64	1			T62	1		T727	1		T667	4
values[86]	85	1			T62	1		T727	1		T667	6
values[87]	99	1			T62	1		T727	1		T667	4
values[88]	81	1			T62	1		T727	1		T667	5
values[89]	93	1			T62	1		T727	1		T667	10
values[90]	113	1			T62	1		T727	1		T667	11
values[91]	95	1			T62	2		T727	1		T667	8
values[92]	93	1			T62	1		T727	1		T667	6
values[93]	88	1			T62	9		T727	1		T667	5
values[94]	72	1			T62	2		T727	1		T667	6
values[95]	105	1			T62	1		T727	1		T667	13
values[96]	111	1			T62	1		T727	1		T667	15
values[97]	83	1			T62	2		T727	1		T667	5
values[98]	94	1			T62	9		T727	1		T667	5
values[99]	66	1			T62	1		T727	1		T667	4
values[100]	76	1			T62	5		T727	1		T667	2
values[101]	76	1			T62	2		T727	1		T667	5
values[102]	72	1			T62	3		T727	1		T667	8
values[103]	67	1			T62	1		T727	1		T667	4
values[104]	76	1			T62	1		T727	1		T667	2
values[105]	66	1			T62	3		T727	1		T667	2
values[106]	65	1			T62	1		T727	1		T667	5
values[107]	75	1			T62	1		T727	1		T667	3
values[108]	94	1			T62	1		T727	1		T667	12
values[109]	79	1			T62	2		T727	1		T667	7
values[110]	66	1			T62	2		T727	2		T667	2
values[111]	56	1			T62	1		T727	1		T667	2
values[112]	64	1			T62	6		T727	1		T667	2
values[113]	49	1			T62	2		T727	2		T667	1
values[114]	69	1			T62	3		T727	1		T667	2
values[115]	70	1			T62	2		T727	1		T667	1
values[116]	59	1			T62	1		T727	5		T667	2
values[117]	58	1			T62	3		T727	3		T667	1
values[118]	64	1			T62	2		T727	1		T667	3
values[119]	80	1			T62	1		T727	2		T667	3
values[120]	74	1			T62	1		T727	1		T667	3
values[121]	73	1			T62	2		T727	1		T667	3
values[122]	74	1			T62	4		T727	3		T667	6
values[123]	64	1			T62	1		T727	1		T667	6
values[124]	91	1			T62	2		T727	3		T667	6
values[125]	93	1			T62	5		T727	4		T667	5
values[126]	104	1			T62	2		T727	1		T667	7
values[127]	578	1			T62	27		T727	35		T667	3
values[128]	4047	1			T62	259		T727	335		T667	1