Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.rom_ctrl__regs_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	158306	1			T61	106		T63	243		T67	105
values[2]	4562	1			T61	3		T63	4		T426	3
values[3]	2156	1			T488	1		T667	69		T803	78
values[4]	1695	1			T667	78		T803	110		T516	29
values[5]	1295	1			T667	43		T803	94		T516	39
values[6]	1121	1			T667	37		T803	73		T516	37
values[7]	863	1			T667	21		T803	38		T516	32
values[8]	761	1			T667	15		T803	11		T516	13
values[9]	619	1			T667	11		T803	10		T516	15
values[10]	463	1			T667	5		T803	4		T516	6
values[11]	408	1			T667	4		T803	1		T516	5
values[12]	406	1			T667	6		T516	7		T430	1
values[13]	420	1			T516	12		T430	1		T804	6
values[14]	417	1			T516	17		T430	1		T804	6
values[15]	423	1			T516	24		T430	1		T804	13
values[16]	452	1			T516	30		T430	1		T804	6
values[17]	358	1			T516	23		T430	1		T804	3
values[18]	281	1			T516	12		T430	1		T804	6
values[19]	208	1			T516	8		T430	1		T804	6
values[20]	205	1			T516	19		T430	1		T804	6
values[21]	208	1			T516	15		T430	1		T804	19
values[22]	248	1			T516	13		T430	1		T804	30
values[23]	291	1			T516	28		T430	1		T804	30
values[24]	197	1			T516	6		T430	1		T804	25
values[25]	175	1			T516	1		T430	1		T804	20
values[26]	225	1			T430	1		T804	26		T805	1
values[27]	253	1			T430	1		T804	47		T805	1
values[28]	197	1			T430	1		T804	27		T805	1
values[29]	121	1			T430	1		T804	3		T805	1
values[30]	96	1			T430	1		T804	8		T805	1
values[31]	91	1			T430	1		T804	12		T805	1
values[32]	91	1			T430	1		T804	10		T805	1
values[33]	85	1			T430	1		T804	16		T805	1
values[34]	76	1			T430	1		T804	9		T805	1
values[35]	76	1			T430	1		T804	17		T805	1
values[36]	94	1			T430	1		T804	33		T805	1
values[37]	88	1			T430	1		T804	31		T805	1
values[38]	77	1			T430	1		T804	18		T805	1
values[39]	100	1			T430	1		T804	4		T805	1
values[40]	94	1			T430	1		T804	4		T805	1
values[41]	83	1			T430	1		T805	1		T808	4
values[42]	72	1			T430	1		T805	1		T808	2
values[43]	61	1			T430	1		T805	1		T808	5
values[44]	51	1			T430	1		T805	1		T808	4
values[45]	67	1			T430	1		T805	1		T808	7
values[46]	48	1			T430	1		T805	1		T808	9
values[47]	45	1			T430	1		T805	1		T808	6
values[48]	42	1			T430	1		T805	1		T808	5
values[49]	59	1			T430	1		T805	1		T808	23
values[50]	92	1			T430	1		T805	1		T808	47
values[51]	90	1			T430	1		T805	1		T808	49
values[52]	66	1			T430	1		T805	1		T808	29
values[53]	50	1			T430	1		T805	1		T808	19
values[54]	37	1			T430	1		T805	1		T808	4
values[55]	40	1			T430	1		T805	1		T802	4
values[56]	36	1			T430	1		T805	1		T802	5
values[57]	47	1			T430	1		T805	1		T802	3
values[58]	33	1			T430	1		T805	2		T802	1
values[59]	39	1			T430	1		T805	1		T802	1
values[60]	42	1			T430	1		T805	1		T802	3
values[61]	38	1			T430	1		T805	1		T802	3
values[62]	33	1			T430	1		T805	1		T802	2
values[63]	35	1			T430	1		T805	1		T802	3
values[64]	38	1			T430	1		T805	1		T802	2
values[65]	40	1			T430	1		T805	1		T802	6
values[66]	38	1			T430	1		T805	1		T802	3
values[67]	31	1			T430	1		T805	1		T802	1
values[68]	33	1			T430	1		T805	1		T802	3
values[69]	40	1			T430	1		T805	1		T802	1
values[70]	37	1			T430	1		T805	1		T802	2
values[71]	33	1			T430	1		T805	1		T802	2
values[72]	35	1			T430	1		T805	1		T802	2
values[73]	35	1			T430	1		T805	1		T802	2
values[74]	44	1			T430	1		T805	1		T802	3
values[75]	39	1			T430	1		T805	1		T802	3
values[76]	32	1			T430	1		T805	1		T802	3
values[77]	38	1			T430	1		T805	1		T802	4
values[78]	34	1			T430	1		T805	1		T802	2
values[79]	40	1			T430	1		T805	1		T802	3
values[80]	41	1			T430	1		T805	1		T802	8
values[81]	43	1			T430	1		T805	1		T802	5
values[82]	41	1			T430	1		T805	1		T802	4
values[83]	34	1			T430	1		T805	1		T802	2
values[84]	34	1			T430	1		T805	1		T802	1
values[85]	39	1			T430	1		T805	1		T802	2
values[86]	35	1			T430	1		T805	1		T802	2
values[87]	43	1			T430	1		T805	1		T802	5
values[88]	49	1			T430	1		T805	1		T802	4
values[89]	46	1			T430	1		T805	1		T802	1
values[90]	45	1			T430	1		T805	1		T802	2
values[91]	44	1			T430	1		T805	1		T802	3
values[92]	50	1			T430	1		T805	1		T802	4
values[93]	55	1			T430	1		T805	1		T802	2
values[94]	53	1			T430	1		T805	1		T802	1
values[95]	56	1			T430	1		T805	1		T802	2
values[96]	47	1			T430	1		T805	1		T802	1
values[97]	59	1			T430	1		T805	1		T802	2
values[98]	67	1			T430	2		T805	1		T802	2
values[99]	48	1			T430	2		T805	1		T802	4
values[100]	61	1			T430	3		T805	1		T802	5
values[101]	48	1			T430	1		T805	1		T802	1
values[102]	53	1			T430	2		T805	1		T802	3
values[103]	43	1			T430	3		T805	1		T802	2
values[104]	50	1			T430	4		T805	1		T802	3
values[105]	54	1			T430	1		T805	1		T802	2
values[106]	54	1			T430	2		T805	1		T802	1
values[107]	45	1			T430	1		T805	2		T802	1
values[108]	57	1			T430	1		T805	2		T802	4
values[109]	62	1			T430	2		T805	3		T802	1
values[110]	52	1			T430	2		T805	2		T802	1
values[111]	75	1			T430	4		T805	2		T802	7
values[112]	76	1			T430	2		T805	3		T802	2
values[113]	94	1			T430	1		T805	3		T802	5
values[114]	72	1			T430	2		T805	3		T802	8
values[115]	68	1			T430	3		T805	1		T802	10
values[116]	63	1			T430	1		T805	1		T802	4
values[117]	71	1			T430	1		T805	1		T802	3
values[118]	83	1			T430	2		T805	3		T802	4
values[119]	66	1			T430	2		T805	2		T802	3
values[120]	77	1			T430	2		T805	1		T802	3
values[121]	84	1			T430	3		T805	1		T802	6
values[122]	72	1			T430	4		T805	1		T802	2
values[123]	83	1			T430	5		T805	3		T802	5
values[124]	119	1			T430	2		T805	4		T802	9
values[125]	187	1			T430	1		T805	1		T802	11
values[126]	525	1			T430	13		T805	23		T802	15
values[127]	2359	1			T430	116		T805	124		T802	14
values[128]	3812	1			T430	240		T805	192		T802	2