Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.ast_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	139221	1			T61	130		T62	1		T63	611
values[2]	11106	1			T61	5		T62	1		T63	60
values[3]	4421	1			T62	1		T63	17		T230	12
values[4]	2403	1			T62	1		T63	10		T230	10
values[5]	1441	1			T62	1		T63	3		T230	5
values[6]	1079	1			T62	1		T63	4		T230	14
values[7]	711	1			T62	1		T63	6		T230	8
values[8]	599	1			T62	1		T63	3		T230	4
values[9]	537	1			T62	1		T63	5		T230	9
values[10]	442	1			T62	1		T63	4		T230	7
values[11]	445	1			T62	1		T63	3		T230	11
values[12]	393	1			T62	1		T63	1		T230	15
values[13]	300	1			T62	1		T63	1		T230	3
values[14]	309	1			T62	1		T63	1		T230	7
values[15]	263	1			T62	1		T230	4		T404	8
values[16]	319	1			T62	1		T230	4		T404	7
values[17]	296	1			T62	1		T230	13		T404	3
values[18]	292	1			T62	1		T230	16		T404	6
values[19]	301	1			T62	1		T230	6		T404	12
values[20]	253	1			T62	2		T230	7		T404	6
values[21]	257	1			T62	1		T230	6		T404	5
values[22]	259	1			T62	1		T230	7		T404	4
values[23]	281	1			T62	1		T230	7		T404	7
values[24]	295	1			T62	1		T230	13		T404	19
values[25]	255	1			T62	1		T230	10		T404	6
values[26]	235	1			T62	1		T230	5		T404	6
values[27]	293	1			T62	1		T230	8		T404	3
values[28]	235	1			T62	1		T230	6		T404	4
values[29]	256	1			T62	1		T230	8		T404	8
values[30]	289	1			T62	1		T230	3		T404	2
values[31]	273	1			T62	1		T230	4		T404	13
values[32]	264	1			T62	1		T230	9		T404	10
values[33]	240	1			T62	1		T230	7		T404	5
values[34]	269	1			T62	1		T230	4		T404	11
values[35]	274	1			T62	1		T230	9		T404	7
values[36]	228	1			T62	1		T230	12		T404	3
values[37]	249	1			T62	1		T230	8		T404	5
values[38]	272	1			T62	1		T230	13		T404	8
values[39]	286	1			T62	1		T230	7		T404	13
values[40]	210	1			T62	1		T230	6		T404	7
values[41]	224	1			T62	1		T230	13		T404	9
values[42]	228	1			T62	1		T230	3		T404	7
values[43]	257	1			T62	1		T230	8		T404	17
values[44]	206	1			T62	1		T230	6		T404	18
values[45]	228	1			T62	1		T230	2		T404	7
values[46]	201	1			T62	1		T230	10		T404	7
values[47]	224	1			T62	1		T230	8		T404	5
values[48]	184	1			T62	1		T230	8		T404	8
values[49]	207	1			T62	1		T230	13		T404	7
values[50]	204	1			T62	1		T230	16		T404	4
values[51]	209	1			T62	1		T230	7		T404	5
values[52]	208	1			T62	1		T230	11		T404	4
values[53]	213	1			T62	1		T230	17		T404	9
values[54]	213	1			T62	1		T230	6		T404	5
values[55]	186	1			T62	1		T230	1		T404	3
values[56]	160	1			T62	1		T404	5		T446	7
values[57]	150	1			T62	1		T446	2		T808	1
values[58]	196	1			T62	1		T446	2		T808	6
values[59]	140	1			T62	1		T446	1		T808	2
values[60]	171	1			T62	1		T446	1		T808	5
values[61]	158	1			T62	1		T446	3		T808	1
values[62]	184	1			T62	1		T446	2		T808	1
values[63]	154	1			T62	1		T446	1		T808	4
values[64]	191	1			T62	1		T446	1		T808	4
values[65]	156	1			T62	1		T446	3		T808	5
values[66]	160	1			T62	1		T446	1		T808	4
values[67]	114	1			T62	1		T446	1		T808	5
values[68]	108	1			T62	1		T446	5		T808	3
values[69]	90	1			T62	1		T446	5		T808	1
values[70]	96	1			T62	1		T446	6		T808	2
values[71]	75	1			T62	1		T446	5		T808	3
values[72]	70	1			T62	1		T446	12		T808	1
values[73]	77	1			T62	1		T446	7		T808	3
values[74]	73	1			T62	1		T446	13		T808	5
values[75]	87	1			T62	1		T446	8		T808	4
values[76]	113	1			T62	1		T446	5		T808	4
values[77]	110	1			T62	1		T446	11		T808	3
values[78]	91	1			T62	1		T446	11		T808	6
values[79]	97	1			T62	1		T446	10		T808	6
values[80]	81	1			T62	1		T446	6		T808	4
values[81]	68	1			T62	1		T446	5		T808	3
values[82]	58	1			T62	1		T446	5		T808	2
values[83]	55	1			T62	1		T446	5		T808	2
values[84]	67	1			T62	1		T446	11		T808	3
values[85]	69	1			T62	1		T446	3		T808	2
values[86]	64	1			T62	1		T446	6		T808	1
values[87]	73	1			T62	1		T446	3		T808	5
values[88]	73	1			T62	2		T446	3		T808	2
values[89]	69	1			T62	1		T446	7		T808	3
values[90]	68	1			T62	2		T446	3		T808	1
values[91]	96	1			T62	3		T446	3		T808	5
values[92]	90	1			T62	1		T446	2		T808	4
values[93]	68	1			T62	4		T808	2		T809	1
values[94]	62	1			T62	1		T808	3		T809	1
values[95]	66	1			T62	2		T808	1		T809	1
values[96]	69	1			T62	1		T808	4		T809	1
values[97]	81	1			T62	3		T808	7		T809	1
values[98]	75	1			T62	4		T808	6		T809	1
values[99]	82	1			T62	5		T808	1		T809	1
values[100]	79	1			T62	1		T809	1		T810	17
values[101]	83	1			T62	2		T809	1		T810	11
values[102]	82	1			T62	1		T809	1		T810	7
values[103]	98	1			T62	3		T809	1		T810	20
values[104]	60	1			T62	1		T809	1		T810	5
values[105]	58	1			T62	1		T809	1		T810	3
values[106]	66	1			T62	1		T809	2		T810	5
values[107]	60	1			T62	3		T809	1		T810	10
values[108]	68	1			T62	2		T809	1		T810	13
values[109]	48	1			T62	2		T809	1		T810	5
values[110]	69	1			T62	2		T809	1		T810	4
values[111]	62	1			T62	2		T809	1		T810	3
values[112]	62	1			T62	3		T809	1		T810	5
values[113]	68	1			T62	1		T809	1		T810	17
values[114]	79	1			T62	9		T809	1		T810	10
values[115]	81	1			T62	1		T809	1		T810	8
values[116]	69	1			T62	1		T809	1		T810	8
values[117]	62	1			T62	1		T809	1		T810	9
values[118]	64	1			T62	1		T809	1		T810	3
values[119]	58	1			T62	1		T809	1		T810	4
values[120]	65	1			T62	2		T809	2		T810	7
values[121]	86	1			T62	2		T809	2		T810	12
values[122]	84	1			T62	1		T809	3		T810	9
values[123]	82	1			T62	1		T809	2		T810	12
values[124]	64	1			T62	2		T809	2		T810	12
values[125]	125	1			T62	1		T809	2		T810	25
values[126]	298	1			T62	2		T809	6		T810	61
values[127]	1114	1			T62	24		T809	47		T810	127
values[128]	5911	1			T62	325		T809	369		T810	47