Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.uart0_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	136305	1			T61	94		T63	278		T67	66
values[2]	10292	1			T61	3		T63	10		T67	2
values[3]	4269	1			T230	29		T489	82		T432	2
values[4]	2541	1			T230	12		T489	101		T432	1
values[5]	1759	1			T489	84		T432	1		T420	3
values[6]	1375	1			T489	68		T432	2		T420	9
values[7]	1087	1			T489	53		T432	2		T420	8
values[8]	822	1			T489	21		T432	6		T420	8
values[9]	682	1			T489	1		T432	4		T420	5
values[10]	522	1			T432	5		T516	34		T415	11
values[11]	461	1			T432	2		T516	20		T415	5
values[12]	424	1			T432	5		T516	11		T415	8
values[13]	315	1			T432	1		T516	3		T415	3
values[14]	349	1			T432	2		T415	9		T823	6
values[15]	339	1			T432	1		T415	7		T823	3
values[16]	327	1			T432	1		T415	4		T823	7
values[17]	323	1			T432	4		T415	4		T823	11
values[18]	298	1			T432	6		T415	5		T823	13
values[19]	317	1			T432	2		T415	4		T823	10
values[20]	357	1			T432	1		T415	6		T823	19
values[21]	311	1			T432	6		T415	4		T823	7
values[22]	339	1			T432	1		T415	4		T823	3
values[23]	299	1			T432	2		T415	6		T823	5
values[24]	311	1			T432	2		T415	5		T823	7
values[25]	337	1			T432	3		T415	5		T823	7
values[26]	295	1			T432	5		T415	3		T823	6
values[27]	313	1			T432	5		T415	1		T823	5
values[28]	376	1			T432	2		T415	1		T823	9
values[29]	331	1			T432	5		T823	6		T805	1
values[30]	333	1			T432	1		T823	13		T805	1
values[31]	318	1			T432	7		T823	6		T805	1
values[32]	330	1			T432	6		T823	3		T805	1
values[33]	257	1			T432	1		T823	15		T805	2
values[34]	286	1			T432	2		T823	8		T805	1
values[35]	249	1			T432	4		T823	5		T805	1
values[36]	330	1			T432	4		T823	10		T805	1
values[37]	303	1			T432	13		T823	5		T805	1
values[38]	262	1			T432	15		T823	4		T805	1
values[39]	258	1			T432	9		T823	5		T805	1
values[40]	294	1			T432	4		T823	6		T805	1
values[41]	276	1			T432	1		T823	4		T805	1
values[42]	292	1			T432	2		T823	5		T805	1
values[43]	321	1			T432	1		T823	14		T805	1
values[44]	253	1			T432	2		T823	8		T805	1
values[45]	263	1			T432	3		T823	5		T805	1
values[46]	228	1			T432	2		T823	7		T805	1
values[47]	267	1			T432	1		T823	9		T805	1
values[48]	223	1			T432	2		T823	3		T805	1
values[49]	228	1			T432	2		T823	14		T805	1
values[50]	238	1			T432	11		T823	14		T805	1
values[51]	305	1			T432	6		T823	29		T805	1
values[52]	273	1			T432	5		T823	9		T805	1
values[53]	240	1			T432	2		T823	3		T805	1
values[54]	238	1			T432	4		T823	10		T805	1
values[55]	241	1			T432	2		T823	7		T805	1
values[56]	197	1			T432	2		T823	5		T805	1
values[57]	218	1			T432	4		T823	4		T805	1
values[58]	186	1			T432	4		T823	5		T805	1
values[59]	209	1			T432	2		T823	7		T805	1
values[60]	207	1			T432	2		T823	9		T805	1
values[61]	184	1			T432	2		T823	3		T805	1
values[62]	151	1			T432	7		T823	3		T805	1
values[63]	178	1			T432	11		T823	18		T805	1
values[64]	194	1			T432	11		T823	4		T805	1
values[65]	190	1			T432	18		T823	3		T805	1
values[66]	167	1			T432	35		T805	1		T814	6
values[67]	171	1			T432	34		T805	1		T814	1
values[68]	134	1			T432	20		T805	1		T814	1
values[69]	127	1			T432	16		T805	1		T814	2
values[70]	101	1			T805	1		T814	3		T560	7
values[71]	80	1			T805	1		T814	1		T560	7
values[72]	97	1			T805	1		T814	3		T560	4
values[73]	109	1			T805	1		T814	1		T560	4
values[74]	105	1			T805	1		T814	1		T560	3
values[75]	116	1			T805	1		T814	2		T560	3
values[76]	94	1			T805	1		T814	2		T560	3
values[77]	94	1			T805	1		T814	5		T560	2
values[78]	106	1			T805	1		T814	7		T560	2
values[79]	72	1			T805	1		T814	2		T560	1
values[80]	80	1			T805	1		T814	7		T560	2
values[81]	65	1			T805	1		T814	4		T560	1
values[82]	85	1			T805	1		T814	3		T560	1
values[83]	98	1			T805	1		T814	3		T560	3
values[84]	85	1			T805	1		T814	1		T560	3
values[85]	98	1			T805	1		T814	1		T560	8
values[86]	92	1			T805	1		T814	3		T560	5
values[87]	88	1			T805	1		T814	3		T560	3
values[88]	102	1			T805	1		T814	5		T560	2
values[89]	102	1			T805	1		T814	4		T560	1
values[90]	75	1			T805	1		T814	2		T560	1
values[91]	94	1			T805	1		T814	2		T560	3
values[92]	79	1			T805	1		T814	2		T560	2
values[93]	79	1			T805	1		T814	2		T560	1
values[94]	73	1			T805	1		T814	2		T560	3
values[95]	75	1			T805	1		T814	1		T560	3
values[96]	75	1			T805	1		T814	1		T560	5
values[97]	71	1			T805	1		T814	1		T560	4
values[98]	106	1			T805	1		T814	5		T560	10
values[99]	81	1			T805	1		T814	4		T560	3
values[100]	60	1			T805	1		T814	1		T560	1
values[101]	87	1			T805	1		T814	2		T560	4
values[102]	69	1			T805	1		T814	8		T560	8
values[103]	74	1			T805	1		T814	6		T560	2
values[104]	65	1			T805	1		T814	6		T560	5
values[105]	68	1			T805	1		T814	4		T560	4
values[106]	65	1			T805	1		T814	2		T560	3
values[107]	70	1			T805	1		T814	3		T560	1
values[108]	69	1			T805	1		T814	1		T560	4
values[109]	71	1			T805	1		T814	1		T560	2
values[110]	75	1			T805	1		T814	8		T560	5
values[111]	48	1			T805	1		T814	4		T560	4
values[112]	54	1			T805	1		T814	5		T560	3
values[113]	53	1			T805	1		T814	5		T560	2
values[114]	52	1			T805	1		T814	2		T560	5
values[115]	48	1			T805	1		T814	2		T560	6
values[116]	45	1			T805	1		T814	7		T560	3
values[117]	52	1			T805	1		T814	8		T560	9
values[118]	50	1			T805	1		T814	7		T560	6
values[119]	41	1			T805	1		T814	2		T560	1
values[120]	56	1			T805	2		T814	7		T560	1
values[121]	54	1			T805	1		T814	2		T560	2
values[122]	40	1			T805	1		T814	3		T560	2
values[123]	48	1			T805	1		T814	12		T560	2
values[124]	45	1			T805	1		T814	13		T560	2
values[125]	55	1			T805	1		T814	13		T560	7
values[126]	124	1			T805	1		T814	43		T560	38
values[127]	727	1			T805	34		T814	81		T560	83
values[128]	5787	1			T805	353		T814	26		T560	48