Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.uart2_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	138462	1			T61	116		T62	1		T63	567
values[2]	10432	1			T61	7		T62	1		T63	64
values[3]	3953	1			T62	1		T63	14		T406	1
values[4]	2361	1			T62	1		T63	17		T803	3
values[5]	1363	1			T62	1		T63	3		T803	4
values[6]	861	1			T62	1		T63	13		T803	1
values[7]	651	1			T62	1		T63	6		T803	2
values[8]	441	1			T62	1		T63	5		T803	1
values[9]	361	1			T62	1		T63	3		T803	2
values[10]	346	1			T62	1		T63	1		T803	3
values[11]	341	1			T62	1		T63	1		T803	4
values[12]	297	1			T62	1		T63	4		T803	8
values[13]	270	1			T62	1		T63	4		T803	5
values[14]	249	1			T62	1		T63	2		T803	1
values[15]	262	1			T62	1		T63	1		T803	1
values[16]	204	1			T62	1		T803	5		T468	8
values[17]	231	1			T62	1		T803	5		T468	4
values[18]	227	1			T62	1		T803	2		T468	7
values[19]	216	1			T62	1		T803	2		T468	4
values[20]	180	1			T62	1		T803	6		T468	9
values[21]	209	1			T62	1		T803	3		T468	4
values[22]	207	1			T62	1		T803	3		T468	2
values[23]	216	1			T62	1		T803	2		T468	6
values[24]	227	1			T62	1		T803	3		T468	12
values[25]	192	1			T62	1		T803	7		T468	10
values[26]	197	1			T62	1		T803	7		T468	5
values[27]	190	1			T62	1		T803	7		T468	6
values[28]	201	1			T62	1		T803	4		T468	5
values[29]	185	1			T62	1		T803	1		T468	8
values[30]	148	1			T62	1		T803	2		T468	6
values[31]	204	1			T62	1		T803	5		T468	4
values[32]	217	1			T62	1		T803	5		T468	6
values[33]	194	1			T62	1		T803	5		T468	9
values[34]	209	1			T62	1		T803	2		T468	5
values[35]	201	1			T62	1		T803	2		T468	3
values[36]	200	1			T62	1		T803	6		T468	7
values[37]	188	1			T62	1		T803	8		T468	6
values[38]	209	1			T62	1		T803	1		T468	5
values[39]	183	1			T62	1		T803	2		T468	5
values[40]	174	1			T62	1		T803	1		T468	4
values[41]	170	1			T62	1		T803	3		T468	6
values[42]	186	1			T62	1		T803	1		T468	11
values[43]	192	1			T62	1		T803	1		T468	5
values[44]	153	1			T62	1		T803	2		T468	14
values[45]	173	1			T62	1		T803	1		T468	8
values[46]	170	1			T62	1		T803	1		T468	11
values[47]	197	1			T62	1		T803	4		T468	5
values[48]	199	1			T62	1		T803	4		T468	9
values[49]	198	1			T62	1		T803	3		T468	10
values[50]	207	1			T62	1		T803	1		T468	5
values[51]	150	1			T62	1		T803	1		T468	13
values[52]	131	1			T62	1		T803	3		T468	7
values[53]	182	1			T62	1		T803	2		T468	17
values[54]	151	1			T62	1		T803	3		T468	14
values[55]	154	1			T62	1		T803	3		T468	4
values[56]	132	1			T62	1		T803	5		T468	5
values[57]	129	1			T62	1		T803	4		T468	13
values[58]	136	1			T62	1		T803	6		T468	4
values[59]	148	1			T62	1		T803	2		T468	5
values[60]	112	1			T62	1		T803	3		T468	5
values[61]	118	1			T62	1		T803	6		T468	5
values[62]	111	1			T62	1		T803	2		T468	4
values[63]	140	1			T62	1		T803	4		T468	5
values[64]	158	1			T62	1		T803	12		T468	5
values[65]	152	1			T62	1		T803	11		T468	4
values[66]	163	1			T62	1		T803	11		T468	12
values[67]	138	1			T62	1		T803	7		T468	5
values[68]	106	1			T62	1		T803	20		T468	6
values[69]	112	1			T62	1		T803	15		T468	4
values[70]	96	1			T62	1		T803	16		T468	5
values[71]	96	1			T62	1		T803	13		T468	3
values[72]	79	1			T62	1		T803	5		T468	2
values[73]	107	1			T62	1		T803	4		T805	1
values[74]	84	1			T62	1		T803	16		T805	1
values[75]	65	1			T62	1		T803	7		T805	1
values[76]	62	1			T62	1		T803	8		T805	1
values[77]	55	1			T62	1		T803	6		T805	1
values[78]	61	1			T62	1		T803	6		T805	1
values[79]	60	1			T62	1		T803	6		T805	1
values[80]	61	1			T62	1		T803	9		T805	1
values[81]	53	1			T62	1		T803	8		T805	1
values[82]	58	1			T62	1		T803	12		T805	1
values[83]	78	1			T62	1		T803	21		T805	1
values[84]	84	1			T62	1		T803	26		T805	1
values[85]	64	1			T62	1		T803	11		T805	1
values[86]	48	1			T62	1		T803	4		T805	1
values[87]	62	1			T62	1		T803	1		T805	1
values[88]	47	1			T62	1		T803	2		T805	1
values[89]	42	1			T62	1		T803	2		T805	1
values[90]	56	1			T62	1		T803	3		T805	1
values[91]	50	1			T62	1		T803	9		T805	1
values[92]	92	1			T62	1		T803	10		T805	1
values[93]	59	1			T62	1		T803	9		T805	1
values[94]	49	1			T62	1		T803	11		T805	1
values[95]	55	1			T62	1		T803	12		T805	1
values[96]	64	1			T62	1		T803	5		T805	1
values[97]	60	1			T62	1		T803	2		T805	1
values[98]	57	1			T62	1		T805	1		T821	1
values[99]	63	1			T62	1		T805	2		T821	1
values[100]	46	1			T62	1		T805	2		T821	1
values[101]	48	1			T62	1		T805	6		T821	1
values[102]	37	1			T62	1		T805	1		T821	1
values[103]	49	1			T62	1		T805	1		T821	1
values[104]	44	1			T62	1		T805	2		T821	1
values[105]	44	1			T62	5		T805	1		T821	1
values[106]	50	1			T62	1		T805	6		T821	1
values[107]	46	1			T62	1		T805	1		T821	1
values[108]	39	1			T62	2		T805	5		T821	1
values[109]	49	1			T62	3		T805	3		T821	3
values[110]	46	1			T62	4		T805	1		T821	4
values[111]	40	1			T62	1		T805	1		T821	2
values[112]	51	1			T62	4		T805	3		T821	3
values[113]	41	1			T62	1		T805	2		T821	1
values[114]	53	1			T62	1		T805	2		T821	6
values[115]	37	1			T62	1		T805	2		T821	1
values[116]	49	1			T62	1		T805	1		T821	3
values[117]	36	1			T62	1		T805	1		T821	1
values[118]	46	1			T62	2		T805	2		T821	2
values[119]	54	1			T62	2		T805	5		T821	3
values[120]	43	1			T62	3		T805	2		T821	2
values[121]	48	1			T62	3		T805	1		T821	4
values[122]	55	1			T62	1		T805	2		T821	2
values[123]	54	1			T62	1		T805	1		T821	3
values[124]	52	1			T62	1		T805	2		T821	1
values[125]	57	1			T62	7		T805	3		T821	2
values[126]	65	1			T62	1		T805	3		T821	1
values[127]	609	1			T62	36		T805	24		T821	32
values[128]	5936	1			T62	303		T805	307		T821	272