Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.spi_device_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	139001	1			T54	12		T55	15		T56	2
values[2]	10528	1			T59	2		T103	6		T511	1
values[3]	3944	1			T505	27		T634	52		T778	21
values[4]	2370	1			T505	18		T634	19		T778	21
values[5]	1527	1			T505	16		T634	17		T778	9
values[6]	1014	1			T505	17		T634	2		T778	17
values[7]	763	1			T505	4		T634	1		T778	19
values[8]	574	1			T634	4		T778	16		T803	9
values[9]	472	1			T634	1		T778	27		T803	10
values[10]	407	1			T634	14		T778	10		T803	13
values[11]	411	1			T634	6		T778	13		T803	10
values[12]	372	1			T634	9		T778	24		T803	5
values[13]	330	1			T634	6		T778	16		T803	4
values[14]	299	1			T778	15		T803	11		T422	14
values[15]	333	1			T778	11		T803	7		T422	18
values[16]	325	1			T778	4		T803	5		T422	9
values[17]	304	1			T778	4		T803	13		T422	11
values[18]	323	1			T778	8		T803	4		T422	9
values[19]	298	1			T778	3		T803	10		T422	18
values[20]	313	1			T778	10		T803	5		T422	34
values[21]	301	1			T778	4		T803	9		T422	19
values[22]	391	1			T778	17		T803	10		T422	18
values[23]	309	1			T778	13		T803	3		T422	14
values[24]	302	1			T778	14		T803	11		T422	14
values[25]	306	1			T778	15		T803	5		T422	16
values[26]	293	1			T778	6		T803	5		T422	29
values[27]	348	1			T778	6		T803	16		T422	37
values[28]	322	1			T778	13		T803	2		T422	20
values[29]	279	1			T778	4		T803	7		T422	13
values[30]	295	1			T778	8		T803	11		T422	12
values[31]	286	1			T778	14		T803	5		T422	15
values[32]	284	1			T778	8		T803	6		T422	10
values[33]	309	1			T778	5		T803	25		T422	9
values[34]	304	1			T778	7		T803	6		T422	11
values[35]	305	1			T778	4		T803	7		T422	11
values[36]	299	1			T778	7		T803	3		T422	14
values[37]	286	1			T778	3		T803	7		T422	32
values[38]	327	1			T778	11		T803	5		T422	25
values[39]	338	1			T778	12		T803	6		T422	24
values[40]	310	1			T778	10		T803	5		T422	12
values[41]	275	1			T778	10		T803	3		T422	11
values[42]	248	1			T778	4		T803	5		T422	9
values[43]	240	1			T778	3		T803	8		T422	11
values[44]	225	1			T778	4		T803	8		T422	11
values[45]	236	1			T778	8		T803	5		T422	7
values[46]	275	1			T778	5		T803	7		T422	4
values[47]	250	1			T778	3		T803	5		T422	4
values[48]	235	1			T778	5		T803	20		T422	5
values[49]	246	1			T778	15		T803	5		T422	4
values[50]	258	1			T778	15		T803	11		T422	3
values[51]	261	1			T778	13		T803	9		T422	9
values[52]	238	1			T778	9		T803	10		T422	18
values[53]	219	1			T778	11		T803	7		T422	12
values[54]	221	1			T778	11		T803	15		T422	3
values[55]	218	1			T778	3		T803	11		T422	7
values[56]	191	1			T778	3		T803	6		T422	14
values[57]	211	1			T778	7		T803	3		T422	5
values[58]	201	1			T778	8		T803	3		T589	16
values[59]	201	1			T778	4		T803	7		T589	4
values[60]	190	1			T778	8		T803	12		T589	14
values[61]	162	1			T778	14		T803	6		T589	4
values[62]	172	1			T778	3		T803	8		T589	5
values[63]	127	1			T778	6		T803	6		T589	5
values[64]	149	1			T778	6		T803	4		T589	10
values[65]	120	1			T803	9		T589	3		T806	1
values[66]	146	1			T803	7		T589	7		T806	1
values[67]	150	1			T803	11		T589	10		T806	1
values[68]	146	1			T803	4		T589	9		T806	1
values[69]	128	1			T803	6		T589	7		T806	1
values[70]	118	1			T589	6		T806	1		T470	1
values[71]	99	1			T589	4		T806	1		T470	1
values[72]	88	1			T589	9		T806	1		T470	1
values[73]	90	1			T589	10		T806	1		T470	1
values[74]	109	1			T589	6		T806	1		T470	1
values[75]	112	1			T589	4		T806	1		T470	1
values[76]	88	1			T806	1		T470	1		T805	3
values[77]	86	1			T806	1		T470	2		T805	4
values[78]	97	1			T806	1		T470	1		T805	3
values[79]	89	1			T806	1		T470	1		T805	3
values[80]	79	1			T806	1		T470	1		T805	3
values[81]	83	1			T806	1		T470	1		T805	3
values[82]	83	1			T806	1		T470	1		T805	3
values[83]	105	1			T806	1		T470	1		T805	3
values[84]	133	1			T806	1		T470	1		T805	3
values[85]	91	1			T806	1		T470	1		T805	3
values[86]	85	1			T806	1		T470	1		T805	3
values[87]	91	1			T806	1		T470	1		T805	3
values[88]	91	1			T806	1		T470	1		T805	3
values[89]	94	1			T806	1		T470	1		T805	3
values[90]	96	1			T806	1		T470	1		T805	3
values[91]	81	1			T806	1		T470	1		T805	3
values[92]	100	1			T806	1		T470	1		T805	4
values[93]	83	1			T806	1		T470	1		T805	3
values[94]	97	1			T806	1		T470	1		T805	3
values[95]	102	1			T806	1		T470	1		T805	3
values[96]	98	1			T806	1		T470	1		T805	3
values[97]	110	1			T806	1		T470	1		T805	3
values[98]	75	1			T806	1		T470	1		T805	3
values[99]	89	1			T806	1		T470	1		T805	3
values[100]	81	1			T806	1		T470	1		T805	3
values[101]	80	1			T806	1		T470	1		T805	3
values[102]	92	1			T806	1		T470	1		T805	3
values[103]	85	1			T806	1		T470	1		T805	3
values[104]	60	1			T806	1		T470	1		T805	3
values[105]	77	1			T806	1		T470	1		T805	3
values[106]	81	1			T806	1		T470	1		T805	3
values[107]	72	1			T806	1		T470	1		T805	3
values[108]	95	1			T806	1		T470	1		T805	3
values[109]	86	1			T806	1		T470	1		T805	3
values[110]	74	1			T806	1		T470	1		T805	6
values[111]	71	1			T806	1		T470	1		T805	7
values[112]	76	1			T806	1		T470	1		T805	8
values[113]	86	1			T806	1		T470	1		T805	6
values[114]	65	1			T806	1		T470	1		T805	4
values[115]	71	1			T806	1		T470	1		T805	4
values[116]	85	1			T806	1		T470	1		T805	11
values[117]	85	1			T806	1		T470	1		T805	4
values[118]	80	1			T806	1		T470	1		T805	3
values[119]	72	1			T806	1		T470	1		T805	4
values[120]	79	1			T806	1		T470	1		T805	7
values[121]	64	1			T806	1		T470	2		T805	4
values[122]	74	1			T806	2		T470	2		T805	4
values[123]	67	1			T806	1		T470	1		T805	7
values[124]	86	1			T806	3		T470	5		T805	3
values[125]	109	1			T806	2		T470	3		T805	5
values[126]	136	1			T806	1		T470	1		T805	3
values[127]	956	1			T806	33		T470	44		T805	74
values[128]	8146	1			T806	294		T470	321		T805	849