Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.i2c1_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	142250	1			T73	197		T74	4		T75	52
values[2]	10396	1			T73	2		T75	2		T79	6
values[3]	4166	1			T79	1		T473	2		T463	295
values[4]	2552	1			T463	130		T661	50		T685	3
values[5]	1575	1			T463	60		T661	24		T685	14
values[6]	1068	1			T463	18		T661	20		T685	6
values[7]	761	1			T463	8		T661	18		T685	6
values[8]	649	1			T463	11		T661	11		T685	9
values[9]	428	1			T463	3		T661	13		T685	11
values[10]	418	1			T661	11		T685	13		T803	16
values[11]	338	1			T661	6		T685	6		T803	7
values[12]	335	1			T661	8		T685	4		T803	6
values[13]	306	1			T661	4		T685	8		T803	2
values[14]	329	1			T661	4		T685	12		T803	5
values[15]	303	1			T661	3		T685	6		T803	4
values[16]	317	1			T685	9		T803	3		T788	18
values[17]	301	1			T685	5		T803	2		T788	5
values[18]	306	1			T685	11		T788	7		T502	1
values[19]	321	1			T685	11		T788	16		T502	1
values[20]	279	1			T685	8		T788	12		T502	1
values[21]	280	1			T685	4		T788	11		T502	1
values[22]	288	1			T685	5		T788	9		T502	1
values[23]	285	1			T685	5		T788	5		T502	1
values[24]	251	1			T685	5		T788	2		T502	1
values[25]	292	1			T685	10		T788	9		T502	1
values[26]	244	1			T685	8		T788	2		T502	1
values[27]	255	1			T685	12		T788	5		T502	1
values[28]	292	1			T685	5		T788	5		T502	1
values[29]	277	1			T685	3		T788	10		T502	2
values[30]	240	1			T685	3		T788	9		T502	1
values[31]	256	1			T685	3		T788	7		T502	1
values[32]	270	1			T685	10		T788	7		T502	1
values[33]	298	1			T685	5		T788	4		T502	1
values[34]	275	1			T685	4		T788	4		T502	1
values[35]	235	1			T685	4		T788	5		T502	1
values[36]	255	1			T685	10		T788	4		T502	1
values[37]	237	1			T685	8		T788	4		T502	1
values[38]	237	1			T685	4		T788	9		T502	1
values[39]	254	1			T685	4		T788	3		T502	1
values[40]	303	1			T685	5		T788	16		T502	1
values[41]	275	1			T685	6		T788	14		T502	1
values[42]	276	1			T685	7		T788	14		T502	1
values[43]	296	1			T685	7		T788	7		T502	1
values[44]	238	1			T685	13		T788	4		T502	1
values[45]	254	1			T685	16		T788	3		T502	1
values[46]	271	1			T685	8		T502	1		T468	7
values[47]	234	1			T685	7		T502	1		T468	8
values[48]	261	1			T685	3		T502	1		T468	9
values[49]	202	1			T685	7		T502	1		T468	1
values[50]	259	1			T685	5		T502	1		T804	3
values[51]	261	1			T685	3		T502	1		T804	5
values[52]	246	1			T685	6		T502	1		T804	2
values[53]	268	1			T685	10		T502	1		T804	4
values[54]	232	1			T685	10		T502	1		T804	1
values[55]	239	1			T685	10		T502	1		T804	1
values[56]	238	1			T685	9		T502	1		T804	4
values[57]	198	1			T685	12		T502	1		T804	3
values[58]	201	1			T685	6		T502	1		T804	1
values[59]	216	1			T685	9		T502	1		T804	3
values[60]	195	1			T685	3		T502	1		T804	3
values[61]	256	1			T685	4		T502	1		T804	8
values[62]	192	1			T685	4		T502	1		T804	2
values[63]	238	1			T685	8		T502	1		T804	4
values[64]	230	1			T685	5		T502	1		T804	6
values[65]	199	1			T685	13		T502	1		T804	14
values[66]	157	1			T685	3		T502	1		T804	4
values[67]	176	1			T685	3		T502	1		T804	3
values[68]	139	1			T685	4		T502	1		T804	1
values[69]	133	1			T685	4		T502	1		T804	3
values[70]	124	1			T685	3		T502	1		T804	3
values[71]	117	1			T685	12		T502	1		T804	5
values[72]	127	1			T685	8		T502	1		T804	5
values[73]	93	1			T685	13		T502	1		T804	2
values[74]	88	1			T685	3		T502	1		T804	1
values[75]	107	1			T685	7		T502	1		T804	4
values[76]	101	1			T685	8		T502	1		T804	2
values[77]	95	1			T685	6		T502	1		T804	1
values[78]	91	1			T502	1		T804	1		T805	1
values[79]	82	1			T502	1		T804	1		T805	1
values[80]	86	1			T502	1		T804	3		T805	1
values[81]	85	1			T502	1		T804	6		T805	1
values[82]	61	1			T502	1		T804	3		T805	1
values[83]	59	1			T502	1		T804	5		T805	1
values[84]	72	1			T502	1		T804	6		T805	1
values[85]	79	1			T502	1		T804	13		T805	1
values[86]	87	1			T502	1		T804	10		T805	1
values[87]	85	1			T502	1		T804	7		T805	1
values[88]	86	1			T502	1		T804	7		T805	1
values[89]	92	1			T502	1		T804	9		T805	1
values[90]	85	1			T502	1		T804	9		T805	1
values[91]	82	1			T502	1		T804	9		T805	1
values[92]	67	1			T502	1		T804	4		T805	1
values[93]	69	1			T502	1		T804	2		T805	1
values[94]	83	1			T502	1		T804	9		T805	1
values[95]	88	1			T502	1		T804	11		T805	1
values[96]	73	1			T502	1		T804	7		T805	1
values[97]	74	1			T502	1		T804	7		T805	1
values[98]	99	1			T502	2		T804	6		T805	6
values[99]	86	1			T502	1		T804	5		T805	1
values[100]	76	1			T502	1		T804	2		T805	1
values[101]	65	1			T502	1		T804	2		T805	1
values[102]	73	1			T502	1		T804	3		T805	2
values[103]	119	1			T502	1		T804	8		T805	1
values[104]	75	1			T502	1		T804	2		T805	1
values[105]	70	1			T502	1		T804	1		T805	1
values[106]	95	1			T502	1		T804	5		T805	3
values[107]	89	1			T502	1		T804	7		T805	5
values[108]	78	1			T502	1		T804	3		T805	1
values[109]	68	1			T502	1		T804	1		T805	4
values[110]	60	1			T502	1		T804	2		T805	1
values[111]	80	1			T502	1		T804	2		T805	1
values[112]	74	1			T502	1		T804	3		T805	1
values[113]	76	1			T502	1		T804	3		T805	3
values[114]	88	1			T502	1		T804	7		T805	2
values[115]	88	1			T502	1		T804	15		T805	6
values[116]	68	1			T502	1		T804	3		T805	2
values[117]	61	1			T502	1		T804	2		T805	1
values[118]	71	1			T502	3		T804	4		T805	1
values[119]	79	1			T502	3		T804	9		T805	3
values[120]	70	1			T502	1		T804	4		T805	1
values[121]	64	1			T502	1		T804	2		T805	4
values[122]	65	1			T502	1		T804	3		T805	2
values[123]	85	1			T502	2		T804	2		T805	2
values[124]	66	1			T502	2		T804	3		T805	1
values[125]	81	1			T502	2		T804	2		T805	1
values[126]	138	1			T502	2		T805	3		T806	9
values[127]	764	1			T502	33		T805	29		T806	14
values[128]	6609	1			T502	354		T805	391		T806	4