Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.rom_ctrl__regs_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	161259	1			T73	266		T74	7		T75	65
values[2]	5291	1			T73	119		T79	6		T454	1
values[3]	2494	1			T73	76		T525	68		T521	22
values[4]	1775	1			T73	28		T525	23		T521	21
values[5]	1448	1			T73	21		T525	8		T521	38
values[6]	1161	1			T73	10		T525	2		T521	16
values[7]	1069	1			T73	15		T521	5		T463	24
values[8]	891	1			T73	30		T521	4		T463	23
values[9]	819	1			T73	28		T521	17		T463	24
values[10]	824	1			T73	33		T521	38		T463	9
values[11]	707	1			T73	39		T521	33		T463	16
values[12]	697	1			T73	9		T521	45		T463	20
values[13]	677	1			T73	13		T521	56		T463	42
values[14]	580	1			T73	17		T521	38		T463	37
values[15]	503	1			T73	22		T521	8		T463	30
values[16]	518	1			T73	44		T521	1		T463	23
values[17]	512	1			T73	62		T463	39		T783	1
values[18]	472	1			T73	71		T463	28		T783	1
values[19]	437	1			T73	61		T463	15		T783	1
values[20]	363	1			T73	48		T463	1		T783	1
values[21]	307	1			T73	25		T783	1		T777	2
values[22]	245	1			T73	14		T783	1		T777	2
values[23]	201	1			T73	18		T783	1		T777	1
values[24]	212	1			T73	15		T783	1		T777	3
values[25]	174	1			T73	16		T783	1		T777	3
values[26]	150	1			T73	23		T783	1		T777	2
values[27]	137	1			T73	26		T783	1		T777	2
values[28]	122	1			T73	10		T783	1		T777	1
values[29]	83	1			T73	8		T783	1		T777	2
values[30]	81	1			T73	4		T783	1		T777	1
values[31]	84	1			T73	4		T783	1		T777	2
values[32]	92	1			T73	3		T783	1		T777	1
values[33]	116	1			T73	2		T783	1		T777	2
values[34]	121	1			T73	4		T783	1		T777	4
values[35]	99	1			T73	10		T783	1		T777	1
values[36]	77	1			T73	9		T783	1		T777	1
values[37]	73	1			T73	2		T783	1		T777	2
values[38]	81	1			T783	1		T777	2		T800	1
values[39]	91	1			T783	1		T777	2		T800	1
values[40]	68	1			T783	1		T777	3		T800	1
values[41]	60	1			T783	1		T777	2		T800	1
values[42]	62	1			T783	1		T777	1		T800	1
values[43]	71	1			T783	1		T777	2		T800	1
values[44]	54	1			T783	1		T777	2		T800	1
values[45]	60	1			T783	1		T777	3		T800	1
values[46]	50	1			T783	1		T777	1		T800	1
values[47]	66	1			T783	1		T777	2		T800	1
values[48]	50	1			T783	1		T777	3		T800	1
values[49]	54	1			T783	1		T777	1		T800	1
values[50]	67	1			T783	1		T777	1		T800	1
values[51]	52	1			T783	1		T777	2		T800	1
values[52]	51	1			T783	1		T777	2		T800	1
values[53]	48	1			T783	1		T777	5		T800	1
values[54]	48	1			T783	1		T777	4		T800	1
values[55]	48	1			T783	1		T777	1		T800	1
values[56]	38	1			T783	1		T777	2		T800	1
values[57]	40	1			T783	1		T777	1		T800	1
values[58]	52	1			T783	1		T777	2		T800	1
values[59]	60	1			T783	1		T777	2		T800	1
values[60]	46	1			T783	1		T777	3		T800	1
values[61]	44	1			T783	1		T777	1		T800	1
values[62]	61	1			T783	1		T777	3		T800	1
values[63]	51	1			T783	1		T777	2		T800	1
values[64]	54	1			T783	1		T777	1		T800	1
values[65]	56	1			T783	1		T777	6		T800	1
values[66]	54	1			T783	1		T777	1		T800	1
values[67]	58	1			T783	1		T777	2		T800	1
values[68]	71	1			T783	1		T777	1		T800	1
values[69]	70	1			T783	1		T777	2		T800	1
values[70]	68	1			T783	1		T777	2		T800	1
values[71]	69	1			T783	1		T777	1		T800	1
values[72]	52	1			T783	1		T777	3		T800	1
values[73]	60	1			T783	1		T777	3		T800	1
values[74]	49	1			T783	1		T777	1		T800	1
values[75]	56	1			T783	1		T777	2		T800	1
values[76]	41	1			T783	1		T777	1		T800	1
values[77]	51	1			T783	1		T777	5		T800	1
values[78]	43	1			T783	1		T777	1		T800	1
values[79]	45	1			T783	1		T777	2		T800	1
values[80]	50	1			T783	1		T777	1		T800	1
values[81]	51	1			T783	1		T777	5		T800	1
values[82]	54	1			T783	1		T777	5		T800	1
values[83]	49	1			T783	1		T777	4		T800	1
values[84]	48	1			T783	1		T777	2		T800	1
values[85]	64	1			T783	1		T777	3		T800	1
values[86]	47	1			T783	1		T777	3		T800	1
values[87]	48	1			T783	1		T777	3		T800	1
values[88]	46	1			T783	1		T777	4		T800	1
values[89]	43	1			T783	1		T777	3		T800	1
values[90]	51	1			T783	1		T777	1		T800	1
values[91]	54	1			T783	1		T777	1		T800	1
values[92]	67	1			T783	1		T777	3		T800	1
values[93]	63	1			T783	1		T777	2		T800	1
values[94]	49	1			T783	2		T777	2		T800	1
values[95]	60	1			T783	3		T777	1		T800	1
values[96]	59	1			T783	5		T777	2		T800	1
values[97]	63	1			T783	2		T777	3		T800	1
values[98]	66	1			T783	1		T777	1		T800	1
values[99]	80	1			T783	3		T777	2		T800	1
values[100]	61	1			T783	1		T777	2		T800	1
values[101]	82	1			T783	1		T777	2		T800	1
values[102]	70	1			T783	2		T777	1		T800	1
values[103]	75	1			T783	3		T777	2		T800	1
values[104]	69	1			T783	4		T777	2		T800	1
values[105]	72	1			T783	4		T777	4		T800	1
values[106]	85	1			T783	3		T777	2		T800	1
values[107]	93	1			T783	1		T777	1		T800	1
values[108]	101	1			T783	1		T777	4		T800	1
values[109]	98	1			T783	1		T777	10		T800	1
values[110]	86	1			T783	2		T777	5		T800	1
values[111]	64	1			T783	6		T777	3		T800	1
values[112]	73	1			T783	2		T777	12		T800	3
values[113]	77	1			T783	3		T777	4		T800	4
values[114]	67	1			T783	2		T777	1		T800	1
values[115]	78	1			T783	1		T777	4		T800	1
values[116]	62	1			T783	1		T777	4		T800	3
values[117]	64	1			T783	2		T777	4		T800	1
values[118]	64	1			T783	6		T777	3		T800	1
values[119]	71	1			T783	3		T777	3		T800	2
values[120]	85	1			T783	4		T777	2		T800	2
values[121]	100	1			T783	6		T777	2		T800	2
values[122]	84	1			T783	3		T777	2		T800	1
values[123]	110	1			T783	1		T777	6		T800	2
values[124]	209	1			T783	2		T777	25		T800	3
values[125]	392	1			T783	1		T777	35		T800	1
values[126]	685	1			T783	11		T777	59		T800	12
values[127]	1712	1			T783	81		T777	47		T800	126
values[128]	2657	1			T783	200		T777	5		T800	264