Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.usbdev_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	139308	1			T76	67		T77	366		T78	3
values[2]	8470	1			T76	8		T77	9		T79	2
values[3]	3717	1			T76	1		T77	5		T444	1
values[4]	2347	1			T77	12		T444	1		T459	16
values[5]	1641	1			T77	10		T444	1		T459	5
values[6]	1126	1			T77	4		T444	1		T459	1
values[7]	931	1			T77	15		T444	1		T807	1
values[8]	757	1			T77	9		T444	1		T807	1
values[9]	708	1			T77	11		T444	1		T807	1
values[10]	599	1			T77	6		T444	1		T807	1
values[11]	621	1			T77	4		T444	1		T807	1
values[12]	626	1			T77	15		T444	1		T807	1
values[13]	476	1			T77	8		T444	1		T807	1
values[14]	596	1			T77	7		T444	1		T807	1
values[15]	495	1			T77	29		T444	1		T807	1
values[16]	524	1			T77	6		T444	1		T807	1
values[17]	559	1			T77	9		T444	1		T807	1
values[18]	497	1			T77	6		T444	1		T807	1
values[19]	444	1			T77	11		T444	1		T807	1
values[20]	474	1			T77	5		T444	1		T807	1
values[21]	502	1			T77	7		T444	1		T807	1
values[22]	471	1			T77	8		T444	1		T807	1
values[23]	493	1			T77	5		T444	1		T807	1
values[24]	448	1			T77	3		T444	1		T807	1
values[25]	377	1			T77	11		T444	1		T807	1
values[26]	373	1			T77	8		T444	1		T807	1
values[27]	463	1			T77	14		T444	1		T807	1
values[28]	522	1			T77	14		T444	1		T807	1
values[29]	466	1			T77	11		T444	1		T807	1
values[30]	458	1			T77	28		T444	1		T807	1
values[31]	402	1			T77	19		T444	1		T807	1
values[32]	360	1			T77	9		T444	1		T807	1
values[33]	377	1			T77	18		T444	1		T807	1
values[34]	357	1			T77	16		T444	1		T807	1
values[35]	457	1			T77	7		T444	1		T807	1
values[36]	438	1			T77	3		T444	1		T807	1
values[37]	399	1			T77	6		T444	1		T807	1
values[38]	370	1			T77	6		T444	1		T807	1
values[39]	373	1			T77	5		T444	1		T807	1
values[40]	305	1			T77	16		T444	1		T807	1
values[41]	438	1			T77	21		T444	1		T807	1
values[42]	384	1			T77	16		T444	1		T807	1
values[43]	380	1			T77	12		T444	1		T807	1
values[44]	334	1			T77	9		T444	1		T807	1
values[45]	335	1			T77	1		T444	1		T807	1
values[46]	290	1			T444	1		T807	1		T808	2
values[47]	259	1			T444	1		T807	1		T808	2
values[48]	250	1			T444	1		T807	1		T808	2
values[49]	227	1			T444	1		T807	1		T808	2
values[50]	187	1			T444	1		T807	1		T808	2
values[51]	192	1			T444	1		T807	1		T808	2
values[52]	151	1			T444	1		T807	1		T808	2
values[53]	138	1			T444	1		T807	1		T808	2
values[54]	166	1			T444	1		T807	1		T808	2
values[55]	154	1			T444	1		T807	1		T808	2
values[56]	156	1			T444	1		T807	1		T808	2
values[57]	142	1			T444	1		T807	1		T808	2
values[58]	147	1			T444	1		T807	1		T808	2
values[59]	129	1			T444	1		T807	1		T808	2
values[60]	87	1			T444	1		T807	1		T808	2
values[61]	104	1			T444	1		T807	1		T808	2
values[62]	119	1			T444	1		T807	1		T808	2
values[63]	113	1			T444	1		T807	1		T808	2
values[64]	110	1			T444	1		T807	1		T808	2
values[65]	124	1			T444	1		T807	1		T808	2
values[66]	160	1			T444	1		T807	1		T808	2
values[67]	190	1			T444	1		T807	1		T808	2
values[68]	132	1			T444	1		T807	1		T808	2
values[69]	175	1			T444	1		T807	1		T808	2
values[70]	140	1			T444	1		T807	1		T808	2
values[71]	109	1			T444	1		T807	1		T808	2
values[72]	86	1			T444	1		T807	1		T808	2
values[73]	109	1			T444	1		T807	1		T808	2
values[74]	93	1			T444	1		T807	1		T808	2
values[75]	107	1			T444	1		T807	1		T808	2
values[76]	81	1			T444	1		T807	1		T808	2
values[77]	79	1			T444	1		T807	1		T808	2
values[78]	109	1			T444	1		T807	1		T808	2
values[79]	105	1			T444	1		T807	1		T808	2
values[80]	80	1			T444	1		T807	1		T808	2
values[81]	71	1			T444	1		T807	1		T808	2
values[82]	64	1			T444	1		T807	1		T808	2
values[83]	78	1			T444	1		T807	1		T808	2
values[84]	81	1			T444	1		T807	1		T808	2
values[85]	92	1			T444	1		T807	1		T808	2
values[86]	95	1			T444	1		T807	1		T808	2
values[87]	91	1			T444	1		T807	1		T808	2
values[88]	78	1			T444	1		T807	1		T808	2
values[89]	70	1			T444	1		T807	1		T808	2
values[90]	65	1			T444	1		T807	1		T808	2
values[91]	70	1			T444	1		T807	1		T808	2
values[92]	65	1			T444	1		T807	1		T808	2
values[93]	76	1			T444	1		T807	1		T808	2
values[94]	75	1			T444	1		T807	1		T808	3
values[95]	53	1			T444	1		T807	1		T808	3
values[96]	62	1			T444	1		T807	1		T808	7
values[97]	70	1			T444	1		T807	2		T808	5
values[98]	70	1			T444	1		T807	1		T808	7
values[99]	62	1			T444	1		T807	1		T808	8
values[100]	59	1			T444	2		T807	1		T808	4
values[101]	50	1			T444	1		T807	1		T808	3
values[102]	59	1			T444	1		T807	1		T808	3
values[103]	64	1			T444	1		T807	1		T808	6
values[104]	68	1			T444	1		T807	1		T808	7
values[105]	68	1			T444	1		T807	1		T808	6
values[106]	74	1			T444	2		T807	1		T808	2
values[107]	65	1			T444	4		T807	1		T808	4
values[108]	54	1			T444	3		T807	1		T808	2
values[109]	54	1			T444	2		T807	1		T808	6
values[110]	64	1			T444	1		T807	1		T808	6
values[111]	56	1			T444	2		T807	1		T808	2
values[112]	56	1			T444	1		T807	1		T808	2
values[113]	77	1			T444	2		T807	2		T808	6
values[114]	64	1			T444	1		T807	2		T808	4
values[115]	66	1			T444	1		T807	2		T808	6
values[116]	58	1			T444	2		T807	3		T808	6
values[117]	66	1			T444	2		T807	5		T808	4
values[118]	72	1			T444	4		T807	4		T808	4
values[119]	70	1			T444	2		T807	3		T808	6
values[120]	50	1			T444	2		T807	2		T808	2
values[121]	61	1			T444	3		T807	2		T808	5
values[122]	58	1			T444	2		T807	1		T808	2
values[123]	56	1			T444	1		T807	1		T808	2
values[124]	59	1			T444	2		T807	1		T808	3
values[125]	50	1			T444	2		T807	3		T808	3
values[126]	129	1			T444	4		T807	3		T808	10
values[127]	1517	1			T444	53		T807	59		T808	113
values[128]	7144	1			T444	287		T807	237		T808	580