Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.csrng_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	151376	1			T76	67		T77	340		T78	2
values[2]	4719	1			T76	5		T473	1		T474	1
values[3]	2192	1			T547	1		T816	6		T662	34
values[4]	1583	1			T816	7		T662	44		T485	15
values[5]	1195	1			T816	4		T662	36		T485	10
values[6]	923	1			T816	3		T662	29		T485	10
values[7]	893	1			T816	9		T662	21		T485	11
values[8]	775	1			T816	2		T662	17		T485	18
values[9]	625	1			T816	5		T662	12		T485	21
values[10]	539	1			T816	10		T662	21		T485	22
values[11]	533	1			T816	8		T662	9		T485	34
values[12]	419	1			T816	4		T662	10		T485	26
values[13]	315	1			T816	12		T662	4		T485	8
values[14]	306	1			T816	17		T662	1		T485	3
values[15]	325	1			T816	6		T662	8		T485	10
values[16]	313	1			T816	13		T662	2		T485	3
values[17]	264	1			T816	27		T485	9		T480	1
values[18]	219	1			T816	21		T485	5		T480	1
values[19]	217	1			T816	9		T485	10		T480	1
values[20]	187	1			T816	9		T485	17		T480	1
values[21]	202	1			T816	4		T485	29		T480	1
values[22]	193	1			T816	2		T485	17		T480	1
values[23]	200	1			T816	7		T485	3		T480	1
values[24]	209	1			T816	12		T485	3		T480	1
values[25]	244	1			T816	28		T485	10		T480	1
values[26]	225	1			T816	35		T485	7		T480	1
values[27]	244	1			T816	44		T485	32		T480	1
values[28]	223	1			T816	34		T485	45		T480	1
values[29]	185	1			T816	39		T485	32		T480	1
values[30]	123	1			T816	21		T485	18		T480	1
values[31]	98	1			T816	4		T485	1		T480	1
values[32]	52	1			T480	1		T592	3		T600	1
values[33]	58	1			T480	1		T592	1		T600	2
values[34]	67	1			T480	1		T592	4		T600	2
values[35]	72	1			T480	1		T592	6		T600	2
values[36]	76	1			T480	1		T592	3		T600	3
values[37]	74	1			T480	1		T592	2		T600	6
values[38]	67	1			T480	1		T592	1		T600	2
values[39]	76	1			T480	1		T592	4		T600	2
values[40]	72	1			T480	1		T592	2		T600	1
values[41]	78	1			T480	1		T592	3		T600	1
values[42]	75	1			T480	1		T592	2		T600	1
values[43]	71	1			T480	1		T592	2		T600	2
values[44]	60	1			T480	2		T592	1		T600	6
values[45]	53	1			T480	1		T592	2		T600	1
values[46]	56	1			T480	1		T592	5		T600	4
values[47]	61	1			T480	1		T592	3		T600	3
values[48]	57	1			T480	1		T592	2		T600	2
values[49]	60	1			T480	1		T592	4		T600	3
values[50]	50	1			T480	1		T592	1		T600	1
values[51]	49	1			T480	1		T592	2		T600	1
values[52]	50	1			T480	1		T592	1		T600	3
values[53]	51	1			T480	1		T592	2		T600	1
values[54]	51	1			T480	1		T592	3		T600	1
values[55]	58	1			T480	1		T592	7		T600	1
values[56]	60	1			T480	1		T592	4		T600	2
values[57]	55	1			T480	1		T592	3		T600	2
values[58]	53	1			T480	1		T592	1		T600	2
values[59]	54	1			T480	1		T592	1		T600	1
values[60]	44	1			T480	1		T592	2		T600	2
values[61]	54	1			T480	1		T592	1		T600	3
values[62]	51	1			T480	1		T592	2		T600	1
values[63]	51	1			T480	1		T592	4		T600	7
values[64]	47	1			T480	1		T592	2		T600	1
values[65]	43	1			T480	1		T592	2		T600	1
values[66]	53	1			T480	1		T592	1		T600	5
values[67]	41	1			T480	1		T592	3		T600	2
values[68]	61	1			T480	1		T592	2		T600	2
values[69]	51	1			T480	1		T592	3		T600	1
values[70]	49	1			T480	1		T592	4		T600	4
values[71]	62	1			T480	1		T592	1		T600	1
values[72]	47	1			T480	1		T592	4		T600	1
values[73]	45	1			T480	1		T592	2		T600	4
values[74]	46	1			T480	1		T592	5		T600	3
values[75]	55	1			T480	1		T592	3		T600	1
values[76]	62	1			T480	1		T592	6		T600	3
values[77]	53	1			T480	1		T592	4		T600	4
values[78]	67	1			T480	1		T592	7		T600	6
values[79]	60	1			T480	1		T592	2		T600	4
values[80]	40	1			T480	1		T592	1		T600	3
values[81]	65	1			T480	1		T592	3		T600	3
values[82]	69	1			T480	1		T592	8		T600	3
values[83]	58	1			T480	1		T592	6		T600	6
values[84]	60	1			T480	1		T592	3		T600	6
values[85]	58	1			T480	1		T592	4		T600	2
values[86]	63	1			T480	1		T592	6		T600	1
values[87]	74	1			T480	1		T592	10		T600	6
values[88]	72	1			T480	1		T592	4		T600	6
values[89]	71	1			T480	1		T592	5		T600	6
values[90]	96	1			T480	1		T592	4		T600	3
values[91]	87	1			T480	1		T592	3		T600	3
values[92]	73	1			T480	1		T592	6		T600	2
values[93]	59	1			T480	1		T592	1		T600	3
values[94]	59	1			T480	1		T592	1		T600	1
values[95]	80	1			T480	1		T592	2		T600	3
values[96]	87	1			T480	1		T592	4		T600	6
values[97]	89	1			T480	1		T592	9		T600	2
values[98]	64	1			T480	1		T592	3		T600	3
values[99]	83	1			T480	1		T592	3		T600	1
values[100]	87	1			T480	1		T592	4		T600	1
values[101]	86	1			T480	1		T592	9		T600	3
values[102]	80	1			T480	1		T592	4		T600	8
values[103]	66	1			T480	1		T592	2		T600	5
values[104]	80	1			T480	1		T592	3		T600	3
values[105]	70	1			T480	1		T592	3		T600	5
values[106]	95	1			T480	1		T592	1		T600	1
values[107]	84	1			T480	1		T592	2		T600	9
values[108]	108	1			T480	1		T592	4		T600	6
values[109]	92	1			T480	1		T592	2		T600	6
values[110]	116	1			T480	1		T592	3		T600	6
values[111]	108	1			T480	1		T592	3		T600	8
values[112]	88	1			T480	1		T592	4		T600	3
values[113]	103	1			T480	1		T592	4		T600	4
values[114]	90	1			T480	1		T592	2		T600	4
values[115]	86	1			T480	1		T592	4		T600	4
values[116]	87	1			T480	2		T592	3		T600	6
values[117]	85	1			T480	2		T592	9		T600	7
values[118]	115	1			T480	3		T592	5		T600	6
values[119]	116	1			T480	1		T592	5		T600	5
values[120]	88	1			T480	2		T592	1		T600	6
values[121]	90	1			T480	2		T592	2		T600	3
values[122]	71	1			T480	2		T592	2		T600	2
values[123]	127	1			T480	1		T592	6		T600	5
values[124]	225	1			T480	1		T592	21		T600	10
values[125]	388	1			T480	1		T592	45		T600	25
values[126]	643	1			T480	14		T592	73		T600	39
values[127]	2098	1			T480	98		T592	35		T600	18
values[128]	3853	1			T480	223		T592	1		T600	1