Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.flash_ctrl__core_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	149459	1			T73	12		T74	80		T75	16
values[2]	4318	1			T74	5		T128	135		T430	1
values[3]	2134	1			T74	1		T128	77		T543	12
values[4]	1551	1			T128	45		T543	9		T418	3
values[5]	1123	1			T128	32		T543	9		T418	5
values[6]	944	1			T128	24		T418	5		T860	1
values[7]	786	1			T128	22		T418	2		T860	6
values[8]	715	1			T128	28		T418	2		T860	4
values[9]	600	1			T128	24		T418	2		T860	2
values[10]	516	1			T128	27		T418	5		T860	3
values[11]	540	1			T128	20		T418	13		T860	4
values[12]	463	1			T128	15		T418	33		T860	2
values[13]	438	1			T128	15		T418	30		T860	4
values[14]	382	1			T128	14		T418	59		T860	2
values[15]	304	1			T128	18		T418	42		T860	1
values[16]	268	1			T128	8		T418	25		T860	1
values[17]	221	1			T128	2		T418	8		T860	4
values[18]	198	1			T418	1		T860	3		T855	2
values[19]	166	1			T860	1		T855	2		T861	1
values[20]	151	1			T860	2		T855	2		T861	1
values[21]	148	1			T860	1		T855	2		T861	1
values[22]	138	1			T860	1		T855	2		T861	1
values[23]	96	1			T860	3		T855	2		T861	1
values[24]	93	1			T860	1		T855	2		T861	1
values[25]	89	1			T860	2		T855	2		T861	1
values[26]	92	1			T860	2		T855	2		T861	1
values[27]	78	1			T860	2		T855	2		T861	1
values[28]	77	1			T860	2		T855	2		T861	1
values[29]	64	1			T860	4		T855	2		T861	1
values[30]	63	1			T860	3		T855	2		T861	1
values[31]	49	1			T860	2		T855	2		T861	1
values[32]	59	1			T860	2		T855	2		T861	1
values[33]	54	1			T860	5		T855	2		T861	1
values[34]	50	1			T860	4		T855	2		T861	1
values[35]	52	1			T860	1		T855	2		T861	1
values[36]	49	1			T860	1		T855	2		T861	1
values[37]	49	1			T860	3		T855	2		T861	1
values[38]	44	1			T860	3		T855	2		T861	1
values[39]	41	1			T860	3		T855	2		T861	1
values[40]	53	1			T860	3		T855	2		T861	1
values[41]	48	1			T860	3		T855	2		T861	1
values[42]	38	1			T860	2		T855	2		T861	1
values[43]	47	1			T860	1		T855	2		T861	1
values[44]	47	1			T860	1		T855	2		T861	1
values[45]	51	1			T860	3		T855	2		T861	1
values[46]	42	1			T860	1		T855	2		T861	1
values[47]	43	1			T860	4		T855	2		T861	1
values[48]	40	1			T860	1		T855	2		T861	1
values[49]	46	1			T860	1		T855	2		T861	1
values[50]	50	1			T860	3		T855	2		T861	1
values[51]	50	1			T860	2		T855	2		T861	1
values[52]	48	1			T860	2		T855	2		T861	1
values[53]	52	1			T860	7		T855	2		T861	1
values[54]	53	1			T860	2		T855	2		T861	1
values[55]	42	1			T860	1		T855	2		T861	1
values[56]	46	1			T860	2		T855	2		T861	1
values[57]	56	1			T860	2		T855	2		T861	1
values[58]	48	1			T860	1		T855	2		T861	1
values[59]	47	1			T860	2		T855	2		T861	1
values[60]	41	1			T860	2		T855	2		T861	1
values[61]	45	1			T860	2		T855	2		T861	2
values[62]	45	1			T860	1		T855	2		T861	1
values[63]	47	1			T860	9		T855	2		T861	1
values[64]	48	1			T860	1		T855	2		T861	1
values[65]	47	1			T860	2		T855	2		T861	1
values[66]	47	1			T860	3		T855	2		T861	1
values[67]	42	1			T860	1		T855	2		T861	1
values[68]	42	1			T860	2		T855	2		T861	1
values[69]	51	1			T860	1		T855	2		T861	1
values[70]	51	1			T860	1		T855	2		T861	1
values[71]	49	1			T860	4		T855	2		T861	1
values[72]	54	1			T860	2		T855	2		T861	1
values[73]	46	1			T860	1		T855	2		T861	1
values[74]	45	1			T860	4		T855	2		T861	1
values[75]	53	1			T860	5		T855	2		T861	1
values[76]	49	1			T860	6		T855	2		T861	1
values[77]	71	1			T860	15		T855	2		T861	1
values[78]	62	1			T860	5		T855	3		T861	1
values[79]	53	1			T860	9		T855	2		T861	1
values[80]	51	1			T860	4		T855	2		T861	1
values[81]	59	1			T860	6		T855	2		T861	1
values[82]	71	1			T860	12		T855	2		T861	1
values[83]	60	1			T860	6		T855	2		T861	1
values[84]	64	1			T860	5		T855	2		T861	1
values[85]	70	1			T860	7		T855	2		T861	1
values[86]	66	1			T860	7		T855	2		T861	1
values[87]	63	1			T860	9		T855	2		T861	4
values[88]	60	1			T860	1		T855	2		T861	3
values[89]	75	1			T860	4		T855	2		T861	5
values[90]	60	1			T860	5		T855	2		T861	1
values[91]	62	1			T860	6		T855	2		T861	2
values[92]	57	1			T860	3		T855	2		T861	4
values[93]	76	1			T860	4		T855	2		T861	3
values[94]	71	1			T860	3		T855	2		T861	4
values[95]	77	1			T860	5		T855	2		T861	1
values[96]	70	1			T860	2		T855	4		T861	2
values[97]	68	1			T860	1		T855	8		T861	3
values[98]	70	1			T860	2		T855	5		T861	1
values[99]	67	1			T860	4		T855	2		T861	2
values[100]	75	1			T860	6		T855	2		T861	1
values[101]	81	1			T860	5		T855	5		T861	1
values[102]	57	1			T860	7		T855	2		T861	1
values[103]	73	1			T860	2		T855	4		T861	1
values[104]	66	1			T860	2		T855	5		T861	2
values[105]	65	1			T860	2		T855	5		T861	2
values[106]	65	1			T860	3		T855	5		T861	1
values[107]	93	1			T860	8		T855	6		T861	2
values[108]	94	1			T860	7		T855	5		T861	3
values[109]	83	1			T860	4		T855	3		T861	3
values[110]	95	1			T860	12		T855	3		T861	3
values[111]	83	1			T860	6		T855	6		T861	1
values[112]	92	1			T860	8		T855	2		T861	1
values[113]	94	1			T860	8		T855	3		T861	1
values[114]	93	1			T860	8		T855	5		T861	1
values[115]	91	1			T860	7		T855	5		T861	1
values[116]	91	1			T860	4		T855	3		T861	8
values[117]	88	1			T860	5		T855	2		T861	4
values[118]	89	1			T860	2		T855	4		T861	1
values[119]	74	1			T860	4		T855	3		T861	1
values[120]	82	1			T860	4		T855	6		T861	1
values[121]	72	1			T860	1		T855	4		T861	5
values[122]	82	1			T860	6		T855	2		T861	1
values[123]	110	1			T860	3		T855	7		T861	1
values[124]	162	1			T860	15		T855	6		T861	1
values[125]	310	1			T860	26		T855	5		T861	1
values[126]	703	1			T860	29		T855	28		T861	26
values[127]	2927	1			T860	18		T855	240		T861	125
values[128]	4957	1			T860	5		T855	438		T861	182