Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.spi_device_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	132462	1			T75	73		T77	6		T79	95
values[2]	8845	1			T79	5		T401	8		T451	1
values[3]	3499	1			T509	1		T519	1		T516	3
values[4]	2055	1			T509	1		T516	12		T800	11
values[5]	1407	1			T509	1		T516	5		T800	7
values[6]	1020	1			T509	1		T516	5		T800	16
values[7]	685	1			T509	1		T516	8		T800	12
values[8]	444	1			T509	1		T516	8		T800	17
values[9]	404	1			T509	1		T516	3		T800	17
values[10]	405	1			T509	1		T516	4		T800	14
values[11]	387	1			T509	1		T516	9		T800	19
values[12]	355	1			T509	1		T516	9		T800	6
values[13]	229	1			T509	1		T516	2		T800	8
values[14]	308	1			T509	1		T516	5		T800	24
values[15]	271	1			T509	1		T516	9		T800	14
values[16]	287	1			T509	1		T516	7		T800	21
values[17]	248	1			T509	1		T516	5		T800	18
values[18]	259	1			T509	1		T516	7		T800	27
values[19]	259	1			T509	1		T516	5		T800	17
values[20]	259	1			T509	1		T516	8		T800	16
values[21]	236	1			T509	1		T516	6		T800	15
values[22]	272	1			T509	1		T516	9		T800	12
values[23]	252	1			T509	1		T516	4		T800	15
values[24]	245	1			T509	1		T516	3		T800	10
values[25]	259	1			T509	1		T516	2		T800	11
values[26]	244	1			T509	1		T516	2		T800	20
values[27]	250	1			T509	1		T516	7		T800	26
values[28]	297	1			T509	1		T516	9		T800	24
values[29]	268	1			T509	1		T516	4		T800	15
values[30]	251	1			T509	1		T516	5		T800	12
values[31]	282	1			T509	1		T516	8		T800	21
values[32]	280	1			T509	1		T516	6		T800	22
values[33]	217	1			T509	1		T516	6		T800	16
values[34]	233	1			T509	1		T516	3		T800	10
values[35]	259	1			T509	1		T516	1		T800	16
values[36]	271	1			T509	1		T516	2		T800	16
values[37]	298	1			T509	1		T516	4		T800	11
values[38]	240	1			T509	1		T516	1		T800	12
values[39]	274	1			T509	1		T516	4		T800	27
values[40]	234	1			T509	1		T516	3		T800	10
values[41]	266	1			T509	1		T516	4		T800	11
values[42]	239	1			T509	1		T516	6		T800	14
values[43]	208	1			T509	1		T516	7		T800	21
values[44]	228	1			T509	1		T516	7		T800	14
values[45]	225	1			T509	1		T516	5		T800	10
values[46]	224	1			T509	1		T516	7		T800	14
values[47]	192	1			T509	1		T516	3		T800	19
values[48]	192	1			T509	1		T516	5		T800	8
values[49]	238	1			T509	2		T516	5		T800	14
values[50]	204	1			T509	1		T516	4		T800	11
values[51]	212	1			T509	1		T516	6		T800	3
values[52]	193	1			T509	1		T516	2		T800	7
values[53]	204	1			T509	1		T516	3		T800	4
values[54]	185	1			T509	1		T516	2		T800	6
values[55]	244	1			T509	1		T516	1		T800	7
values[56]	203	1			T509	1		T516	5		T800	3
values[57]	229	1			T509	1		T516	3		T800	5
values[58]	186	1			T509	1		T516	4		T800	10
values[59]	157	1			T509	1		T516	1		T800	6
values[60]	175	1			T509	1		T516	4		T800	6
values[61]	144	1			T509	1		T516	4		T800	18
values[62]	142	1			T509	1		T800	7		T803	1
values[63]	120	1			T509	1		T800	4		T803	1
values[64]	140	1			T509	1		T800	3		T803	1
values[65]	163	1			T509	1		T803	1		T809	1
values[66]	217	1			T509	1		T803	1		T809	1
values[67]	163	1			T509	1		T803	1		T809	1
values[68]	141	1			T509	1		T803	1		T809	1
values[69]	131	1			T509	1		T803	1		T809	1
values[70]	118	1			T509	1		T803	1		T809	1
values[71]	127	1			T509	1		T803	1		T809	1
values[72]	117	1			T509	1		T803	1		T809	1
values[73]	94	1			T509	1		T803	1		T809	1
values[74]	84	1			T509	1		T803	1		T809	1
values[75]	109	1			T509	1		T803	1		T809	1
values[76]	120	1			T509	1		T803	1		T809	1
values[77]	111	1			T509	1		T803	1		T809	1
values[78]	124	1			T509	1		T803	1		T809	1
values[79]	127	1			T509	1		T803	1		T809	1
values[80]	88	1			T509	1		T803	1		T809	1
values[81]	105	1			T509	1		T803	1		T809	1
values[82]	105	1			T509	1		T803	1		T809	1
values[83]	118	1			T509	1		T803	1		T809	1
values[84]	123	1			T509	1		T803	1		T809	1
values[85]	131	1			T509	1		T803	1		T809	1
values[86]	109	1			T509	1		T803	1		T809	1
values[87]	99	1			T509	1		T803	1		T809	1
values[88]	93	1			T509	1		T803	1		T809	1
values[89]	91	1			T509	1		T803	1		T809	1
values[90]	77	1			T509	1		T803	1		T809	1
values[91]	132	1			T509	1		T803	1		T809	1
values[92]	86	1			T509	1		T803	1		T809	1
values[93]	94	1			T509	1		T803	1		T809	1
values[94]	81	1			T509	1		T803	1		T809	1
values[95]	93	1			T509	1		T803	1		T809	1
values[96]	112	1			T509	1		T803	1		T809	1
values[97]	100	1			T509	1		T803	1		T809	3
values[98]	80	1			T509	1		T803	1		T809	1
values[99]	70	1			T509	1		T803	1		T809	4
values[100]	78	1			T509	1		T803	1		T809	6
values[101]	77	1			T509	1		T803	1		T809	2
values[102]	59	1			T509	1		T803	2		T809	1
values[103]	72	1			T509	1		T803	1		T809	1
values[104]	74	1			T509	1		T803	2		T809	5
values[105]	75	1			T509	1		T803	3		T809	5
values[106]	82	1			T509	1		T803	6		T809	4
values[107]	70	1			T509	1		T803	1		T809	1
values[108]	60	1			T509	1		T803	2		T809	4
values[109]	49	1			T509	1		T803	1		T809	3
values[110]	48	1			T509	1		T803	4		T809	1
values[111]	46	1			T509	1		T803	1		T809	4
values[112]	34	1			T509	1		T803	1		T809	2
values[113]	59	1			T509	1		T803	1		T809	1
values[114]	88	1			T509	1		T803	1		T809	1
values[115]	65	1			T509	3		T803	2		T809	1
values[116]	45	1			T509	2		T803	1		T809	1
values[117]	50	1			T509	2		T803	5		T809	1
values[118]	53	1			T509	2		T803	2		T809	2
values[119]	31	1			T509	1		T803	3		T809	1
values[120]	32	1			T509	5		T803	3		T809	1
values[121]	44	1			T509	9		T803	4		T809	3
values[122]	33	1			T509	1		T803	5		T809	1
values[123]	39	1			T509	4		T803	5		T809	5
values[124]	31	1			T509	1		T803	2		T809	2
values[125]	48	1			T509	2		T803	3		T809	2
values[126]	78	1			T509	2		T803	2		T809	3
values[127]	481	1			T509	36		T803	27		T809	26
values[128]	3566	1			T509	313		T803	291		T809	277