Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.sram_ctrl_main__regs_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	153733	1			T75	70		T77	5		T79	101
values[2]	5025	1			T79	7		T401	1		T428	3
values[3]	2472	1			T79	2		T470	80		T516	38
values[4]	1755	1			T470	52		T516	32		T801	3
values[5]	1301	1			T470	14		T516	36		T801	1
values[6]	962	1			T470	6		T516	25		T801	3
values[7]	957	1			T470	8		T516	22		T801	1
values[8]	929	1			T470	7		T516	18		T801	5
values[9]	782	1			T470	14		T516	4		T801	2
values[10]	697	1			T470	23		T516	2		T801	3
values[11]	659	1			T470	9		T801	4		T430	1
values[12]	527	1			T470	8		T801	2		T430	1
values[13]	438	1			T470	16		T801	2		T430	1
values[14]	382	1			T470	7		T801	6		T430	1
values[15]	341	1			T470	8		T801	1		T430	1
values[16]	328	1			T470	15		T801	5		T430	1
values[17]	293	1			T470	22		T801	7		T430	1
values[18]	289	1			T470	18		T801	7		T430	1
values[19]	331	1			T470	5		T801	9		T430	1
values[20]	363	1			T801	4		T430	1		T788	3
values[21]	315	1			T801	1		T430	1		T798	1
values[22]	332	1			T801	1		T430	1		T798	1
values[23]	279	1			T801	3		T430	1		T798	1
values[24]	228	1			T801	2		T430	1		T798	1
values[25]	260	1			T801	5		T430	1		T798	1
values[26]	222	1			T801	1		T430	1		T798	1
values[27]	160	1			T801	3		T430	1		T798	1
values[28]	184	1			T801	3		T430	1		T798	1
values[29]	232	1			T801	5		T430	1		T798	1
values[30]	203	1			T801	3		T430	1		T798	1
values[31]	190	1			T801	5		T430	1		T798	1
values[32]	202	1			T801	2		T430	2		T798	1
values[33]	212	1			T801	3		T430	1		T798	1
values[34]	142	1			T801	2		T430	1		T798	1
values[35]	172	1			T801	1		T430	1		T798	1
values[36]	159	1			T801	1		T430	1		T798	1
values[37]	158	1			T801	1		T430	1		T798	1
values[38]	174	1			T801	3		T430	1		T798	1
values[39]	159	1			T801	4		T430	1		T798	1
values[40]	123	1			T801	2		T430	1		T798	1
values[41]	98	1			T801	2		T430	1		T798	1
values[42]	66	1			T801	2		T430	1		T798	1
values[43]	71	1			T801	2		T430	1		T798	1
values[44]	78	1			T801	1		T430	1		T798	1
values[45]	85	1			T801	3		T430	1		T798	1
values[46]	78	1			T801	3		T430	1		T798	1
values[47]	92	1			T801	5		T430	1		T798	1
values[48]	109	1			T801	3		T430	1		T798	1
values[49]	90	1			T801	2		T430	1		T798	1
values[50]	62	1			T801	3		T430	1		T798	1
values[51]	61	1			T801	5		T430	1		T798	1
values[52]	73	1			T801	3		T430	1		T798	1
values[53]	78	1			T801	1		T430	1		T798	1
values[54]	63	1			T801	2		T430	1		T798	1
values[55]	40	1			T801	3		T430	1		T798	1
values[56]	46	1			T801	4		T430	1		T798	1
values[57]	44	1			T801	2		T430	2		T798	1
values[58]	48	1			T801	2		T430	1		T798	1
values[59]	44	1			T801	1		T430	1		T798	1
values[60]	41	1			T801	4		T430	1		T798	1
values[61]	43	1			T801	2		T430	1		T798	1
values[62]	48	1			T801	4		T430	1		T798	1
values[63]	48	1			T801	2		T430	1		T798	1
values[64]	39	1			T801	3		T430	1		T798	1
values[65]	33	1			T801	1		T430	1		T798	1
values[66]	39	1			T801	1		T430	1		T798	1
values[67]	41	1			T801	2		T430	1		T798	1
values[68]	49	1			T801	3		T430	1		T798	1
values[69]	45	1			T801	1		T430	1		T798	1
values[70]	43	1			T801	1		T430	1		T798	2
values[71]	43	1			T801	4		T430	1		T798	1
values[72]	38	1			T801	4		T430	1		T798	1
values[73]	44	1			T801	4		T430	1		T798	1
values[74]	41	1			T801	1		T430	1		T798	1
values[75]	39	1			T801	2		T430	1		T798	1
values[76]	39	1			T801	3		T430	1		T798	1
values[77]	39	1			T801	4		T430	1		T798	1
values[78]	49	1			T801	4		T430	1		T798	1
values[79]	60	1			T801	3		T430	1		T798	1
values[80]	56	1			T801	4		T430	1		T798	1
values[81]	41	1			T801	1		T430	1		T798	1
values[82]	51	1			T801	2		T430	1		T798	1
values[83]	51	1			T801	2		T430	1		T798	1
values[84]	58	1			T801	5		T430	1		T798	1
values[85]	48	1			T801	2		T430	1		T798	1
values[86]	48	1			T801	3		T430	1		T798	2
values[87]	50	1			T801	1		T430	1		T798	3
values[88]	72	1			T801	1		T430	1		T798	3
values[89]	55	1			T801	2		T430	1		T798	5
values[90]	59	1			T801	1		T430	1		T798	2
values[91]	48	1			T801	2		T430	1		T798	1
values[92]	54	1			T801	3		T430	1		T798	2
values[93]	52	1			T801	2		T430	1		T798	3
values[94]	56	1			T801	2		T430	1		T798	1
values[95]	61	1			T801	3		T430	1		T798	1
values[96]	60	1			T801	7		T430	1		T798	1
values[97]	53	1			T801	6		T430	1		T798	3
values[98]	54	1			T801	9		T430	1		T798	3
values[99]	64	1			T801	6		T430	2		T798	2
values[100]	71	1			T801	1		T430	6		T798	7
values[101]	59	1			T801	2		T430	1		T798	13
values[102]	52	1			T801	3		T430	2		T798	4
values[103]	73	1			T801	8		T430	3		T798	2
values[104]	82	1			T801	8		T430	2		T798	3
values[105]	90	1			T801	4		T430	5		T798	2
values[106]	69	1			T801	6		T430	2		T798	3
values[107]	74	1			T801	9		T430	1		T798	4
values[108]	76	1			T801	6		T430	2		T798	2
values[109]	66	1			T801	9		T430	2		T798	4
values[110]	76	1			T801	13		T430	2		T798	1
values[111]	71	1			T801	6		T430	2		T798	7
values[112]	80	1			T801	4		T430	3		T798	2
values[113]	76	1			T801	4		T430	3		T798	2
values[114]	63	1			T801	4		T430	3		T798	2
values[115]	52	1			T801	5		T430	1		T798	1
values[116]	65	1			T801	4		T430	1		T798	1
values[117]	66	1			T801	3		T430	1		T798	4
values[118]	68	1			T801	4		T430	2		T798	1
values[119]	73	1			T801	6		T430	2		T798	2
values[120]	80	1			T801	9		T430	4		T798	2
values[121]	85	1			T801	6		T430	2		T798	2
values[122]	88	1			T801	13		T430	1		T798	1
values[123]	118	1			T801	7		T430	4		T798	3
values[124]	179	1			T801	6		T430	3		T798	1
values[125]	287	1			T801	8		T430	3		T798	2
values[126]	595	1			T801	5		T430	19		T798	18
values[127]	2083	1			T801	1		T430	110		T798	123
values[128]	3527	1			T430	168		T798	160		T795	1