Unified Coverage Report :: Group Instance : tl_agent_pkg.uvm_test_top.env.sram_ctrl_main__regs_agent.cov::m_max_outstanding_cg

Summary for Variable cp_num_of_outstanding

CATEGORY	EXPECTED	UNCOVERED	COVERED	PERCENT
User Defined Bins	128	0	128	100.00

User Defined Bins for cp_num_of_outstanding

Bins

NAME	COUNT	AT LEAST	STATUS		TEST	COUNT		TEST	COUNT		TEST	COUNT
values[1]	160948	1			T68	6		T70	7		T73	17
values[2]	4630	1			T73	3		T379	1		T425	1
values[3]	2282	1			T515	2		T405	5		T442	63
values[4]	1565	1			T515	2		T405	2		T442	13
values[5]	1152	1			T515	2		T405	2		T762	1
values[6]	927	1			T515	2		T405	3		T762	1
values[7]	827	1			T515	2		T405	5		T762	1
values[8]	744	1			T515	2		T405	3		T762	1
values[9]	616	1			T515	2		T405	4		T762	1
values[10]	588	1			T515	2		T405	11		T762	1
values[11]	559	1			T515	2		T405	12		T762	1
values[12]	529	1			T515	2		T405	4		T762	1
values[13]	470	1			T515	2		T405	7		T762	1
values[14]	454	1			T515	2		T405	4		T762	1
values[15]	424	1			T515	2		T405	5		T762	1
values[16]	384	1			T515	2		T405	5		T762	1
values[17]	358	1			T515	2		T405	2		T762	1
values[18]	324	1			T515	2		T405	4		T762	1
values[19]	313	1			T515	2		T405	4		T762	1
values[20]	266	1			T515	2		T405	6		T762	1
values[21]	283	1			T515	2		T405	7		T762	1
values[22]	234	1			T515	2		T405	3		T762	1
values[23]	252	1			T515	2		T405	5		T762	1
values[24]	261	1			T515	2		T405	5		T762	1
values[25]	244	1			T515	2		T405	4		T762	1
values[26]	222	1			T515	2		T405	5		T762	1
values[27]	245	1			T515	2		T405	8		T762	1
values[28]	274	1			T515	2		T405	3		T762	1
values[29]	288	1			T515	2		T405	8		T762	1
values[30]	242	1			T515	2		T405	7		T762	1
values[31]	171	1			T515	2		T405	6		T762	1
values[32]	147	1			T515	2		T405	3		T762	1
values[33]	138	1			T515	2		T405	3		T762	1
values[34]	141	1			T515	2		T405	6		T762	1
values[35]	148	1			T515	2		T405	3		T762	1
values[36]	151	1			T515	2		T405	6		T762	1
values[37]	148	1			T515	2		T405	3		T762	1
values[38]	132	1			T515	2		T405	5		T762	1
values[39]	118	1			T515	2		T405	5		T762	1
values[40]	90	1			T515	2		T405	2		T762	1
values[41]	75	1			T515	2		T405	8		T762	1
values[42]	66	1			T515	2		T405	5		T762	1
values[43]	67	1			T515	2		T405	13		T762	1
values[44]	69	1			T515	2		T405	14		T762	1
values[45]	64	1			T515	2		T405	5		T762	1
values[46]	90	1			T515	2		T405	4		T762	1
values[47]	65	1			T515	2		T405	3		T762	1
values[48]	62	1			T515	2		T405	3		T762	1
values[49]	55	1			T515	2		T405	4		T762	1
values[50]	55	1			T515	2		T405	6		T762	1
values[51]	52	1			T515	2		T405	12		T762	1
values[52]	44	1			T515	2		T405	3		T762	1
values[53]	54	1			T515	2		T405	6		T762	1
values[54]	44	1			T515	2		T405	5		T762	1
values[55]	37	1			T515	2		T405	5		T762	1
values[56]	41	1			T515	2		T405	5		T762	1
values[57]	36	1			T515	2		T405	4		T762	1
values[58]	42	1			T515	2		T405	5		T762	1
values[59]	45	1			T515	2		T405	2		T762	1
values[60]	49	1			T515	2		T405	7		T762	1
values[61]	31	1			T515	2		T405	2		T762	1
values[62]	41	1			T515	2		T405	3		T762	1
values[63]	34	1			T515	2		T405	4		T762	1
values[64]	31	1			T515	2		T405	3		T762	1
values[65]	42	1			T515	2		T405	6		T762	1
values[66]	38	1			T515	2		T405	3		T762	1
values[67]	44	1			T515	2		T405	7		T762	1
values[68]	48	1			T515	2		T405	5		T762	1
values[69]	46	1			T515	2		T405	5		T762	1
values[70]	49	1			T515	2		T405	4		T762	1
values[71]	41	1			T515	2		T405	4		T762	1
values[72]	41	1			T515	2		T405	6		T762	1
values[73]	37	1			T515	2		T405	6		T762	1
values[74]	56	1			T515	2		T405	3		T762	1
values[75]	48	1			T515	2		T405	3		T762	1
values[76]	39	1			T515	2		T405	7		T762	1
values[77]	40	1			T515	2		T405	5		T762	1
values[78]	50	1			T515	2		T405	6		T762	1
values[79]	53	1			T515	2		T405	5		T762	1
values[80]	49	1			T515	2		T405	5		T762	1
values[81]	43	1			T515	2		T405	3		T762	1
values[82]	44	1			T515	2		T405	5		T762	1
values[83]	41	1			T515	2		T405	5		T762	1
values[84]	43	1			T515	2		T405	4		T762	1
values[85]	57	1			T515	5		T405	3		T762	1
values[86]	64	1			T515	8		T405	3		T762	1
values[87]	50	1			T515	2		T405	6		T762	1
values[88]	55	1			T515	5		T405	3		T762	1
values[89]	48	1			T515	3		T405	7		T762	1
values[90]	52	1			T515	5		T405	9		T762	1
values[91]	45	1			T515	2		T405	5		T762	1
values[92]	44	1			T515	3		T405	3		T762	1
values[93]	51	1			T515	3		T405	4		T762	1
values[94]	68	1			T515	4		T405	10		T762	1
values[95]	59	1			T515	3		T405	6		T762	1
values[96]	60	1			T515	7		T405	12		T762	1
values[97]	60	1			T515	7		T405	12		T762	1
values[98]	60	1			T515	3		T405	12		T762	1
values[99]	57	1			T515	2		T405	7		T762	1
values[100]	62	1			T515	4		T405	4		T762	1
values[101]	46	1			T515	7		T405	3		T762	1
values[102]	55	1			T515	3		T405	6		T762	1
values[103]	68	1			T515	6		T405	11		T762	1
values[104]	65	1			T515	5		T405	10		T762	1
values[105]	56	1			T515	4		T405	4		T762	1
values[106]	70	1			T515	2		T405	6		T762	1
values[107]	66	1			T515	2		T405	7		T762	1
values[108]	57	1			T515	3		T405	7		T762	1
values[109]	66	1			T515	2		T405	6		T762	1
values[110]	61	1			T515	2		T405	7		T762	1
values[111]	72	1			T515	4		T405	10		T762	1
values[112]	76	1			T515	4		T405	16		T762	1
values[113]	72	1			T515	3		T405	9		T762	1
values[114]	74	1			T515	2		T405	4		T762	1
values[115]	80	1			T515	5		T405	12		T762	1
values[116]	73	1			T515	2		T405	16		T762	1
values[117]	68	1			T515	2		T405	11		T762	1
values[118]	63	1			T515	2		T405	10		T762	1
values[119]	56	1			T515	3		T405	3		T762	1
values[120]	65	1			T515	2		T405	8		T762	1
values[121]	62	1			T515	3		T405	5		T762	4
values[122]	86	1			T515	3		T405	9		T762	6
values[123]	90	1			T515	4		T405	24		T762	4
values[124]	112	1			T515	3		T405	18		T762	2
values[125]	190	1			T515	3		T405	32		T762	2
values[126]	482	1			T515	25		T405	69		T762	16
values[127]	2336	1			T515	262		T405	34		T762	105
values[128]	4104	1			T515	485		T405	2		T762	174